第九章 Arm C1-Premium 核心内部内存直接访问指南
深入探索L1/L2缓存和TLB结构的内部机制
概述
C1-Premium核心提供了一种通过IMPLEMENTATION DEFINED系统寄存器
读取L1缓存、L2缓存和转换查找缓冲区(TLB)结构使用的内部内存的机制。当缓存数据与系统内存数据之间的一致性被破坏时，可以使用此机制来调查问题。
重要限制： 无法更新缓存或TLB结构的内容，且直接访问内部内存仅在EL3异常级别可用。在其他异常级别执行这些指令会导致未定义指令异常。
访问机制
可以通过下表中的六个只读(RO)系统寄存器访问内部内存的内容：
| 寄存器名称 | 功能 | 访问操作 | 读取数据 |
|---|---|---|---|
| IMP_IDATA0_EL3 | 指令寄存器 0 | MRS , S3_6_c15_c0_0 | 数据 |
| IMP_IDATA1_EL3 | 指令寄存器 1 | MRS , S3_6_c15_c0_1 | 数据 |
| IMP_IDATA2_EL3 | 指令寄存器 2 | MRS , S3_6_c15_c0_2 |