FPGA DP1.4 With DSC解决方案

引言：迎接高清高刷时代的显示挑战

随着8K分辨率、高刷新率、HDR和更广色域内容的普及，传统视频接口的带宽正面临极限。DisplayPort 1.4标准虽提供了高达32.4 Gbps的带宽（HBR3速率），但要无压缩地传输8K@60Hz 10bpp HDR视频仍力不从心。此外还有一些场景希望降低接口速率从而提高链路抗干扰能力并降低功耗，此时也会使用视频压缩技术。

显示流压缩（DSC）技术正是破解这一瓶颈的关键。作为VESA制定的视觉无损压缩标准，DSC最高可实现3:1的压缩率，端到端的延时甚至低至几十us，用户难以感受到压缩带来的画质损失及画面延时。是视频接口压缩方案的不二选择。

然而，将DP 1.4复杂的物理层、链路层协议与DSC算法整合，并满足严格的时序要求，是一项巨大的工程挑战。我们的解决方案让您无需从零开始。

我们的核心解决方案：高度优化的FPGA IP核

我们提供的DisplayPort 1.4 Source（发射端）和Sink（接收端）IP核能根据您的项目需求进行裁剪，从而使得您可以选择更小资源的FPGA从而降低成本。并可以加入DSC编解码器。

以Xilinx KU040为例，模块资源占用如下

功能	Slice LUT	Slice Reg	DSP	BRAM(36k)
DPTX(MIN)	1.8K	1.9K	0	1
DPTX(MAX)	9.4K	4.6K	0	2
DPRX(demo)	3.6K	3.5K	0	2
DSC编码	28.4K	4.8K	3	11
DSC解码	14.1K	3.2K	1	15

注1：DPTX(MIN)时仅支持无压缩的视频传输，线路数量为2lane，速率不受限，取决于芯片性能(serdes位宽为20bit每通道)。

注2：DPTX(MAX)时支持压缩和非压缩的视频传输，线缆数量1/2/3/4实时可变，速率不受限且对芯片速度性能的要求更低(serdes位宽为40bit每通道)。

注3：DPRX(demo)支持无压缩的视频接收，线缆数量为2lane，serdes位宽为40bit每通道。

为何选择我们的FPGA DP 1.4 with DSC解决方案？

极致性能，灵活可变：

支持标准及非标准的DP1.4接口速率

支持在线调整lane数量1/2/3/4

支持集成DSC 1.2a编解码器

资源高效，降低功耗：

我们的IP核采用精心优化的RTL代码，在保证高性能的同时，定制裁剪能最大限度减少FPGA的逻辑（CLB/ALM）、内存（BRAM）和DSP资源占用。

降低系统复杂性与成本：

无需通过CPU驱动，上电即可运行，大大降低用户的使用门槛。单芯片解决方案提高了系统可靠性。

全面的技术支持与服务：

提供完整的参考设计、测试平台和详细文档。我们的专家团队提供从集成、调试到认证的全流程技术支持，助您扫清开发障碍。

典型应用场景

专业广播与视频处理设备： 视频矩阵、切换台、格式转换器、KVM-over-IP。

高端医疗显示与成像系统： 手术室显示器、医疗诊断工作站。

测试与测量设备： 下一代视频信号发生器、协议分析仪。

工业与汽车人机界面（HMI）： 数字仪表盘、信息娱乐系统。