计算机组成原理：定点乘法运算

---

✖️ 定点乘法运算：计算机算术逻辑的“进阶构建”

在计算机的定点运算体系中，乘法是继加减运算后的核心算术操作。与加减运算可通过补码直接复用加法器硬件不同，乘法运算逻辑更复杂——不仅涉及多轮加减与移位操作，还需处理符号位、部分积累加等问题。现代计算机中，定点乘法的实现始终围绕“硬件复杂度与运算效率的平衡”展开：从早期依赖软件模拟的“串行乘法”，到如今硬件集成的“并行乘法器”，其核心思路是将乘法拆解为计算机擅长的“加法+移位”组合。本文将系统解析定点乘法的运算原理、符号位处理逻辑、经典算法（原码乘法、补码乘法），并介绍支撑运算的硬件乘法器结构，揭开计算机“乘法能力”的底层实现逻辑。

📝 一、定点乘法的基础逻辑：从十进制到二进制的“运算映射”

乘法的本质是“相同数的多次累加”（如 3×4 = 3+3+3+3），这一逻辑在二进制中同样成立。但由于二进制仅含0和1，乘法运算可进一步简化：被乘数仅需根据乘数的每一位是1还是0，决定是否累加，并通过移位调整位权。这种“移位+累加”的特性，使计算机能以简单硬件实现复杂乘法。

（一）二进制乘法的数学原理

以n位定点整数（无符号数）为例，设被乘数为 A = Aₙ₋₁Aₙ₋₂…A₀（二进制），乘数为 B = Bₙ₋₁Bₙ₋₂…B₀（二进制），则乘法结果 P = A × B 的二进制运算规则如下：

1. 位权展开：将乘数B按位权展开为 B = B₀×2⁰ + B₁×2¹ + … + Bₙ₋₁×2ⁿ⁻¹；
2. 部分积生成：对每一位 Bᵢ（i从0到n-1），生成“部分积”Pᵢ：
   • 若 Bᵢ = 1，则 Pᵢ = A × 2ⁱ（即A向左移位i位，低位补0）；
   • 若 Bᵢ = 0，则 Pᵢ = 0（无需累加）；
3. 部分积累加：将所有非零部分积相加，得到最终结果 P = P₀ + P₁ + … + Pₙ₋₁。

（二）二进制乘法的实例演示

以4位无符号定点数为例，计算 A = 0101（十进制5） × B = 0011（十进制3），直观理解“移位+累加”过程：

1. 乘数位权展开：B = 0011 = 1×2⁰ + 1×2¹ + 0×2² + 0×2³；
2. 生成部分积：
   • B₀=1 → P₀ = A×2⁰ = 0101（不移位）；
   • B₁=1 → P₁ = A×2¹ = 01010（左移1位，低位补0）；
   • B₂=0 → P₂ = 0；
   • B₃=0 → P₃ = 0；
3. 部分积累加：

       00101   （P₀ = 0101，高位补0至8位，确保位数一致）+ 01010   （P₁ = 01010，高位补0至8位）+ 00000   （P₂）+ 00000   （P₃）----------01111   （8位结果，二进制01111对应十进制15，与5×3=15一致）
   

（三）定点乘法的核心特点

1. 结果位数扩展：n位定点数相乘，结果位数为 2n 位（如4位×4位=8位），因此运算过程中需预留足够的存储位（称为“乘积寄存器”），避免结果截断；
2. 符号位独立处理：对于有符号数乘法，需先单独计算结果的符号（正×正=正，正×负=负，负×负=正），再对绝对值进行“移位+累加”运算，最后为结果添加符号位；
3. 硬件依赖加法器：无论采用何种算法，乘法的核心操作始终是“加法”和“移位”，因此硬件乘法器本质是“加法器+移位寄存器”的组合，无需单独设计复杂的乘法电路。

🔍 二、原码乘法：直观易懂的“符号-数值分离”算法

原码是最简单的有符号数表示方式（符号位+数值绝对值），因此原码乘法的核心思路是“符号位单独计算，数值部分按无符号数乘法运算”。这种算法逻辑直观，易于理解和实现，是早期计算机常用的乘法方式。

（一）原码乘法的运算规则

设n位定点整数的原码表示为：

• 被乘数 A 的原码：[A]原 = S_A . Aₙ₋₂Aₙ₋₃…A₀（S_A 为符号位，0正1负；小数点左侧为符号位，右侧为数值位，整数运算时可忽略小数点）；
• 乘数 B 的原码：[B]原 = S_B . Bₙ₋₂Bₙ₋₃…B₀；
• 乘积 P = A×B 的原码：[P]原 = S_P . P₂ₙ₋₃P₂ₙ₋₄…P₀（符号位 S_P = S_A ⊕ S_B，数值部分为 |A|×|B| 的 2n-1 位结果）。

具体运算步骤：

1. 符号位计算：通过异或运算得到乘积符号位 S_P = S_A ⊕ S_B（同号为0，异号为1）；
2. 数值部分运算：提取 |A| 和 |B|（原码的数值位），按无符号数“移位+累加”规则计算乘积 |P| = |A|×|B|；
3. 结果组装：将 S_P 作为最高位，|P| 作为数值位，组成 2n 位原码乘积（若 |P| 不足 2n-1 位，高位补0）。

（二）原码乘法的实例：手工运算演示

以4位定点整数（1位符号位+3位数值位）为例，计算 A = -5（原码 1.101） × B = +3（原码 0.011）：

1. 符号位计算：S_A=1，S_B=0 → S_P = 1⊕0 = 1（乘积为负）；
2. 数值部分运算：|A|=101（十进制5），|B|=011（十进制3），按无符号乘法计算 |P|=101×011：
   • 生成部分积：
     • B₀=1 → P₀=101（不移位）；
     • B₁=1 → P₁=1010（左移1位）；
     • B₂=0 → P₂=0；
   • 部分积累加：101 + 1010 = 1111（二进制1111对应十进制15，即 |P|=15）；
3. 结果组装：2n=8 位原码，符号位 S_P=1，数值位 |P|=1111（不足7位，高位补0至7位 0001111），因此 [P]原 = 1 0001111（十进制 -15，与 -5×3=-15 一致）。

（三）原码乘法的硬件实现：串行乘法器

原码乘法的硬件实现采用“串行乘法器”结构，核心由累加器、移位寄存器、加法器组成，按乘数的位序逐位处理，步骤如下（以n位×n位乘法为例）：

1. 初始化：
   • 累加器（Accumulator）清零（初始部分积为0）；
   • 被乘数寄存器（A）存储 |A|，乘数寄存器（B）存储 |B|，乘积寄存器（P）初始为空；
2. 逐位运算（循环n次，对应乘数的n位）：
   • 检测乘数寄存器（B）的最低位 B₀：
     • 若 B₀=1，则将累加器的值与被乘数寄存器（A）的值相加，结果存入累加器；
     • 若 B₀=0，累加器保持不变；
   • 累加器与乘数寄存器（B）一同“右移1位”（累加器的最低位移入乘数寄存器的最高位，乘数寄存器的最低位舍弃）；
3. 结果组装：循环结束后，累加器存储乘积的高n位，乘数寄存器存储乘积的低n位，组合为 2n 位的 |P|，再结合符号位 S_P 得到最终原码乘积。

（四）原码乘法的优缺点

• 优点：逻辑直观，符号位与数值部分独立处理，硬件实现简单（仅需基础加法器和移位寄存器）；
• 缺点：仅能处理原码表示的数，无法直接复用补码运算的硬件（现代计算机中数据以补码存储，需先将补码转换为原码，增加运算延迟）；且串行运算效率低（n位乘法需n轮循环）。

⚡ 三、补码乘法：适配现代计算机的“无符号化”高效算法

现代计算机中，定点整数以补码形式存储，若采用原码乘法，需先将补码转换为原码（增加额外操作）。因此，补码乘法算法的核心目标是：无需转换为原码，直接对补码进行乘法运算，且尽可能复用现有加法器硬件。常见的补码乘法算法包括“布斯（Booth）算法”和“比较法”，其中布斯算法因能减少部分积数量、提升运算效率，成为主流实现方式。

（一）补码乘法的核心挑战

补码乘法的难点在于“负数的补码表示与无符号数不同”——负数补码的最高位为1，但其数值并非简单的“绝对值”，直接按无符号数乘法运算会导致结果错误。例如：

• A = -5（4位补码 1011），B = +3（4位补码 0011）；
• 若按无符号数乘法计算 1011×0011 = 01110011（十进制115），显然与实际结果 -15（4位补码扩展为8位 11110001）不符。

因此，补码乘法需通过特殊算法处理负数补码的“符号位权重”（补码中最高位的权重为 -2ⁿ⁻¹，而非无符号数的 2ⁿ⁻¹）。

（二）布斯（Booth）算法：减少部分积的高效补码乘法

布斯算法由安德鲁·布斯（Andrew Booth）于1951年提出，核心思想是“通过检测乘数相邻两位的变化，将连续的1转换为‘加被乘数-减被乘数’的操作，减少部分积的数量”，从而提升运算效率，尤其适用于含连续1较多的乘数（如 1110）。

1. 布斯算法的基本原理

对于n位补码乘数 B = Bₙ₋₁Bₙ₋₂…B₀，在其最低位后添加一个辅助位 B₋₁ = 0，通过比较相邻两位 (Bᵢ, Bᵢ₋₁)（i从0到n-1）的组合，决定对部分积执行的操作：

相邻位组合 (Bᵢ, Bᵢ₋₁)	操作指令（对当前部分积）	原理说明
(0, 0)	无操作，直接右移1位	乘数当前位为0，无需累加被乘数
(0, 1)	加被乘数 [A]补，然后右移1位	乘数从0变为1，需累加被乘数的 2ⁱ 权重
(1, 0)	减被乘数 [A]补（即加 [-A]补），然后右移1位	乘数从1变为0，需减去被乘数的 2ⁱ 权重（减法转化为加负补码）
(1, 1)	无操作，直接右移1位	乘数连续为1，可合并为一次“加-减”操作，减少部分积

2. 布斯算法的运算步骤

以n位补码 [A]补 和 [B]补 相乘为例，步骤如下：

1. 初始化：
   • 部分积寄存器（P）清零，长度为 2n 位（确保能容纳 2n 位乘积）；
   • 被乘数寄存器（A）存储 [A]补，并扩展为 2n 位（符号位扩展，正数高位补0，负数高位补1）；
   • 乘数寄存器（B）存储 [B]补，长度为n位，最低位后添加辅助位 B₋₁ = 0；
2. 循环运算（执行n次）：
   • 检测乘数寄存器的最低两位 (B₀, B₋₁)，按上述规则执行“加/减被乘数”操作；
   • 将部分积寄存器（P）与乘数寄存器（B）一同“算术右移1位”（保持符号位不变，低位舍弃，高位补符号位）；
   • 更新辅助位 B₋₁ = B₀（将当前 B₀ 移入辅助位，为下一轮检测做准备）；
3. 结果提取：循环结束后，部分积寄存器（P）的 2n 位内容即为 [A×B]补（补码乘积）。

3. 布斯算法实例：补码乘法演示

以4位补码为例，计算 A = -5（[A]补 = 1011） × B = +3（[B]补 = 0011），n=4，需执行4轮循环：

1. 初始化：
   • 部分积寄存器 P = 0000 0000（2n=8 位，高位补0）；
   • 被乘数寄存器 A = 1111 1011（[A]补 扩展为8位，负数高位补1）；
   • 乘数寄存器 B = 0011（4位），辅助位 B₋₁ = 0；
2. 循环运算（4轮）：
   • 第1轮（检测 B₀=1, B₋₁=0）：
     操作：P = P - [A]补 = 00000000 + [ -A ]补（[ -A ]补 = 00000101） → P = 00000101；
     算术右移1位：P = 00000010（符号位0不变，低位1舍弃），B = 0001（B右移1位，P的低位1移入B高位），B₋₁ = 1；
   • 第2轮（检测 B₀=1, B₋₁=1）：
     操作：无加减，直接算术右移1位；
     P = 00000001，B = 0000，B₋₁ = 1；
   • 第3轮（检测 B₀=0, B₋₁=1）：
     操作：P = P + [A]补 = 00000001 + 11111011 = 11111100；
     算术右移1位：P = 11111110（符号位1不变），B = 1000（B右移1位，P的低位0移入B高位），B₋₁ = 0；
   • 第4轮（检测 B₀=0, B₋₁=0）：
     操作：无加减，直接算术右移1位；
     P = 11111111（符号位1不变），B = 1100，B₋₁ = 0；
3. 结果提取：循环结束后，部分积寄存器P的值为 11111111？ 显然与预期结果 -15（8位补码为 11110001）不符，问题在于“被乘数扩展与算术右移的细节处理”。重新规范运算步骤（8位操作，[A]补=-5=11111011，[B]补=+3=00000011）：
   • 初始化：P=00000000（部分积），A=11111011（被乘数，固定），B=00000011（乘数），B₋₁=0；
   • 第1轮（B₀=1, B₋₁=0）：
     P = P + (-A)补 = 00000000 + 00000101 = 00000101；
     P与B联合右移1位：P=00000010（高位补0），B=00000001（低位1舍弃），B₋₁=1；
   • 第2轮（B₀=1, B₋₁=1）：
     无加减，P与B联合右移1位：P=00000001，B=00000000，B₋₁=1；
   • 第3轮（B₀=0, B₋₁=1）：
     P = P + A = 00000001 + 11111011 = 11111100；
     P与B联合右移1位：P=11111110（高位补1，因P为负数），B=10000000（B的高位补P的低位0），B₋₁=0；
   • 第4轮（B₀=0, B₋₁=0）：
     无加减，P与B联合右移1位：P=11111111，B=11000000，B₋₁=0；
     此处错误的核心原因是“4位乘数需扩展为8位，且布斯算法对n位乘数需执行n次循环，若乘数为正数，补码扩展后高位为0”。正确的4位补码乘法（[A]补=1011(-5)，[B]补=0011(3)）应采用5位操作（含辅助位）：
   • 初始化：P=00000（部分积，5位），A=1011（被乘数，4位），B=0011（乘数，4位），B₋₁=0；
   • 第1轮（B₀=1, B₋₁=0）：P=P - A = 00000 + 0101（[-A]补=0101）= 00101；右移1位→P=00010，B=0001，B₋₁=1；
   • 第2轮（B₀=1, B₋₁=1）：无加减，右移1位→P=00001，B=0000，B₋₁=1；
   • 第3轮（B₀=0, B₋₁=1）：P=P + A = 00001 + 1011 = 10111；右移1位→P=11011（高位补1），B=1000，B₋₁=0；
   • 第4轮（B₀=0, B₋₁=0）：无加减，右移1位→P=11101；
   • 结果：P=11101（5位补码），对应十进制 -15（正确），扩展为8位补码即 11110001。

4. 布斯算法的优势

• 减少部分积数量：对于乘数中连续的1（如 1110），传统算法需3次累加，布斯算法仅需1次“加被乘数-减被乘数”，降低加法器的运算次数；
• 直接处理补码：无需将补码转换为原码，可直接对计算机中存储的补码数据运算，减少中间步骤；
• 硬件兼容性强：仅需在原有加法器基础上增加“减法控制逻辑”（即生成 [-A]补），即可复用硬件资源。

（三）补码乘法的硬件实现：布斯乘法器

布斯乘法器的硬件结构基于“串行运算”逻辑，核心由以下模块组成：

1. 被乘数寄存器（A）：存储 [A]补，长度为n位，固定不变（运算中不移位）；
2. 乘数与辅助位寄存器（B&B₋₁）：存储 [B]补（n位）和辅助位 B₋₁（1位），运算中与部分积一同右移；
3. 部分积寄存器（P）：存储中间部分积，长度为 2n 位（含符号位扩展），支持算术右移（保持符号位）；
4. 加法器/减法器：根据 (B₀, B₋₁) 的组合，选择将 [A]补、[-A]补 或0与部分积相加，实现“加/减被乘数”操作；
5. 控制单元：生成时钟信号，控制循环次数（n次），并根据 (B₀, B₋₁) 输出操作指令（加/减/移位）。

运算时，控制单元按时钟周期逐位检测 (B₀, B₋₁)，驱动加法器/减法器和移位寄存器工作，n个时钟周期后即可得到 2n 位的补码乘积。

🔌 四、硬件乘法器的演进：从串行到并行的“效率提升”

随着计算机对运算速度的需求提升，硬件乘法器从早期的“串行结构”逐步发展为“并行结构”，核心是通过“增加硬件复杂度”换取“运算延迟降低”，以适配高性能计算场景（如AI推理、科学计算）。

（一）串行乘法器：低成本的“逐位运算”结构

串行乘法器（如原码串行乘法器、布斯串行乘法器）的核心特点是“逐位处理乘数，n位乘法需n个时钟周期”，硬件结构简单，仅需1个加法器和若干移位寄存器。

1. 工作流程（以n位×n位乘法为例）

• 第1个时钟周期：处理乘数最低位 B₀，完成1次加法（若 B₀=1）和1次右移；
• 第2个时钟周期：处理乘数第1位 B₁，重复加法和右移；
• ……
• 第n个时钟周期：处理乘数最高位 Bₙ₋₁，完成最后1次移位，得到最终乘积。

2. 优缺点

• 优点：硬件成本低（仅需1个加法器），功耗小，适用于对速度要求不高的场景（如嵌入式设备、低端微处理器）；
• 缺点：运算延迟长（n位乘法需n个时钟周期），无法满足高性能计算需求（如32位乘法需32个时钟周期）。

（二）并行乘法器：高速度的“阵列运算”结构

并行乘法器通过“同时生成所有部分积，并并行累加”，将n位乘法的延迟从n个时钟周期缩短至“log₂n”个时钟周期（甚至1个时钟周期），核心是采用“加法器阵列”替代单个加法器。常见的并行乘法器包括“阵列乘法器”和“树形乘法器”。

1. 阵列乘法器：全并行的“加法阵列”

阵列乘法器的设计思路是“提前生成所有部分积，然后通过全加器阵列逐层累加”，结构类似矩阵，因此得名“阵列”。

• 结构原理（以4位×4位乘法为例）：

  1. 部分积生成：根据乘数的每一位 Bᵢ，生成4个部分积（P₀=A×B₀、P₁=A×B₁<<1、P₂=A×B₂<<2、P₃=A×B₃<<3），共4行4列的部分积矩阵；
  2. 全加器阵列：用12个全加器组成3层阵列，第一层累加 P₀ 与 P₁，第二层累加第一层结果与 P₂，第三层累加第二层结果与 P₃，最终输出8位乘积。

• 运算延迟：n位×n位阵列乘法器的延迟为 2n-1 个全加器延迟（如4位乘法需7个全加器延迟），远低于串行乘法器的n个时钟周期。

• 优缺点：

  • 优点：运算速度快，全并行结构无需时钟控制，启动后即可连续输出结果；
  • 缺点：硬件复杂度高（n位乘法需 n(n-1) 个全加器），功耗大，适用于高性能CPU、GPU等场景。

2. 树形乘法器：分级并行的“加法树”

树形乘法器（如华莱士树乘法器、波兹树乘法器）通过“分级累加部分积”，进一步缩短运算延迟，核心是将部分积分组，用全加器组成“二叉树”结构，逐层合并部分积。

• 结构原理（以4位×4位乘法为例）：

  1. 部分积生成：与阵列乘法器相同，生成4个部分积；
  2. 分级累加：
     • 第一层（第1级）：将4个部分积分为2组，每组2个部分积用全加器累加，得到2个中间结果；
     • 第二层（第2级）：用1个全加器累加第一层的2个中间结果，得到最终乘积。

• 运算延迟：n位×n位树形乘法器的延迟为 log₂n 个全加器延迟（如4位乘法需2个全加器延迟），是目前延迟最低的并行乘法器。

• 优缺点：

  • 优点：运算延迟最短，硬件利用率高（相比阵列乘法器减少全加器数量）；
  • 缺点：电路布线复杂，设计难度大，适用于对延迟极度敏感的场景（如超算、AI芯片）。

（三）乘法器的应用场景与选择

不同结构的乘法器适用于不同的计算机系统，选择依据是“速度需求”与“成本/功耗”的平衡：

乘法器类型	运算延迟	硬件复杂度	功耗	适用场景
串行乘法器	n个时钟周期	低（1个加法器）	低	嵌入式设备、微控制器（如STM32低端型号）
阵列乘法器	2n-1个全加器延迟	中（n(n-1)个全加器）	中	通用CPU、FPGA（如Intel i5/i7的整数运算单元）
树形乘法器	log₂n个全加器延迟	高（复杂加法树）	高	高性能GPU、AI芯片（如NVIDIA A100、华为昇腾910）

📊 总结

定点乘法运算作为计算机算术逻辑的重要组成，其设计始终围绕“效率与成本的平衡”，从算法到硬件的演进清晰体现了这一思路：

• 📝 基础逻辑：二进制乘法的本质是“移位+累加”，利用二进制仅含0和1的特性，简化运算步骤，为硬件实现奠定基础；
• 🔍 原码乘法：通过“符号位独立计算，数值部分无符号运算”，逻辑直观但需转换原码，适用于早期计算机的简单场景；
• ⚡ 补码乘法：以布斯算法为核心，直接处理补码数据，减少部分积数量，适配现代计算机的补码存储体系，成为主流算法；
• 🔌 硬件演进：从“逐位运算”的串行乘法器（低成本、低延迟），到“全并行”的阵列乘法器（中速、中成本），再到“分级并行”的树形乘法器（高速、高成本），硬件乘法器通过增加复杂度持续提升运算速度，满足不同场景的性能需求。

定点乘法的实现不仅是“数学逻辑”与“硬件工程”的结合，更反映了计算机设计的核心思想——用最简洁的硬件结构（加法器、移位寄存器）实现复杂运算，同时通过架构优化（并行、分级）突破性能瓶颈，为上层应用（如科学计算、AI推理）提供高效的底层支撑。