当前位置：首页 > news >正文

关于锁相放大器（LIA）的系统论文研究（重点于FPGA部分）

news 2025/8/30 9:05:01

输入信号信噪比（SNR）越大，获得的偏振角随时间波动越小；

在该系统中，ADC模块负责将采集到的模拟信号转换为数字信号，然后将数字信号传输到FPGA模块。DAC模块将来自FPGA模块的偏振角数字形式转换为模拟信号并通过电压信号输出。

作为基于DLIA系统的核心部分，FPGA模块扮演着执行PSD以及控制ADC和DAC模块的角色。其中，PSD是FPGA模块的核心功能。具体来说，ADC模块传输的数字信号和参考模块生成的参考信号同时输入到一个四通道PSD模块，在其中进行参考信号和来自ADC模块信号的乘法运算。相乘后的信号然后经过四通道IIR LPF滤波，随后进行幅度计算和角度计算。

从混频信号中提取特定频率信号的幅度会受到各种来源的误差影响，例如来自前端放大器的噪声、数字采样的位数以及滤波器的参数设置。其中IIR的部分：较大的时间常数改善了噪声抑制，但导致对快速变化信号的响应时间较长。

硬件部分

根据奈奎斯特采样定理，ADC模块的采样率必须大于600 kSPS，并且其分辨率应尽可能高。

当处理时钟频率为50 MHz时，FPGA的内部处理时间为240 μs，ADC的采样时间为0.24 μs，DAC的转换时间为0.6 μs。因此，系统完成一个偏振角测量周期的总时间为260.84 μs，这意味着基于DLIA的系统满足了MSE诊断对毫秒级工作周期的要求。

关于FFT加窗问题

其本质是要解决信号截断导致的频谱泄露问题；

FFT 本质上是对 “有限长度的时域信号” 进行频域转换，但它有一个隐含前提：输入的有限信号是 “无限长周期信号” 的一个完整周期。同时要满足奈奎斯特采样定理；

但实际中，我们截取的信号几乎不可能恰好是 “整数个周期”—— 比如截取 1 秒的 50Hz 正弦波（1 个周期是 0.02 秒），1 秒刚好是 50 个周期，这没问题；但如果截取 1.01 秒，就包含 50.5 个周期，此时信号的 “开头” 和 “结尾” 幅度不连续（开头为 0，结尾不为 0）。

这种 “非整数周期截断” 会导致：
FFT 会误认为这个 “截断信号” 是 “无限重复的周期信号”，而重复的信号在衔接处会出现 “跳变”（类似方波的突变）。根据傅里叶变换的性质，突变信号会分解出大量高频分量，导致原本单一频率的信号，其能量在频谱上 “扩散” 到相邻频率，形成 “拖尾”—— 这就是频谱泄漏。

窗函数是一种 “两端平滑衰减到 0” 的加权函数（如汉明窗、汉宁窗）。给信号加窗，相当于：
对截断的信号进行 “平滑处理”，让其开头和结尾的幅度自然衰减到 0，避免跳变，从而让信号更接近 “无限周期信号的一个完整周期”

当转换到频域时，原信号的傅里叶变换X(f)不再是冲击峰，而是变成了 “主瓣 + 旁瓣” 的形状（主瓣对应原频率f0，旁瓣就是 “拖尾”）。想让旁瓣衰减大（减少泄漏），往往要接受主瓣变宽（牺牲分辨率）；想让主瓣窄（提高分辨率），就要承受旁瓣高（泄漏严重）—— 这是窗函数的固有特性，源于傅里叶变换的 “不确定性原理”（时域信号越平滑，频域能量越分散；时域信号越陡峭，频域能量越集中，但旁瓣越突出）。

线性度测试

设计的基于DLIA系统在幅度解调方面的线性度。在此测试中，信号发生器生成一个固定频率为50 kHz的正弦信号作为设计的基于DLIA系统的输入信号，并将其幅度从0.5 V设置为5.0 V，然后记录系统的幅度解调结果。

聚焦直流超导量子干涉器件（dc-SQUID） 与锁相磁通锁定回路（FLL） 的结合应用，核心是定量分析锁相放大器中调制器 - 解调器相位差对系统响应的影响，为高性能 dc-SQUID 系统设计提供理论与实验依据。

1. dc-SQUID 的特性

优势：高分辨率磁通量传感器，可检测 0.01~100kHz 的磁通信号，分辨率远超其他器件，广泛用于地球物理、材料磁化率测量、生物磁传感（如脑科学）、低电平直流电流检测（电流→磁通→dc-SQUID 检测）。
缺陷：固有动态范围窄、线性度差，无法直接满足实际应用需求。

2. 锁相磁通锁定回路（FLL）的作用

通过 FLL 配置让 dc-SQUID 在平衡点附近运行，将其转化为「线性误差信号检测器」，从而：

改善线性度；
拓宽动态范围；
结合锁相技术抑制噪声，实现高信噪比。

3. 研究核心问题

传统分析忽略锁相放大器中调制器与解调器的相位差 δ（实际无法理想为 0），且未定量分析该相位差对系统稳定性、传递增益的影响。本文推导系统响应与相位差的关系，并实验验证。

调制阶段：输入磁通 I₁（通常是低频 / 直流信号，如待测磁场对应的磁通）与高频调制磁通（ΦmS₁(t)，频率 fm）叠加，形成 “高频调制信号”（相当于把 I₁“搭载” 在 fm 上传输，避开低频噪声）；
解调阶段：锁相放大器的解调器（S₂(t)）与调制器（S₁(t)）同步（相位差 δ），通过 “高频调制信号 × 同步解调信号 S₂(t)” 的运算，再经过低通滤波器（LPF） 滤除高频分量（如 2fm、fm 等），最终输出的是与输入磁通 I₁成正比的低频 / 直流信号（误差信号的放大版）。

可以用 “恒温系统” 类比：

输入磁通 I₁ = 目标温度（比如 25℃）；
dc-SQUID 超导环 = 测温传感器（感知当前温度）；
提取的信号 = 温度误差（当前温度 - 25℃）；
反馈磁通 Φf = 空调的制冷 / 制热量；

LIA研究1--基于 CIC 的数字正交锁相放大器的甲烷检测

多速率信号处理架构的应用：
- 传统数字锁相放大器的低通滤波器（LPF）通常在固定的高采样率下工作，计算量大，且要设计一个截止频率极低、过渡带陡峭的FIR滤波器非常困难，需要极高的阶数。
- 本文创新性地将 级联积分梳状（CIC）滤波器 作为抽取滤波器 与 FIR整形滤波器 结合，引入数字正交锁相放大器（DLIA）中。CIC滤波器先进行高效的降采样（抽取），大幅降低数据速率，再由FIR滤波器在较低的采样率下进行精细滤波。这极大地降低了后续滤波器的设计难度和系统的整体计算量，是实现高精度实时处理的关键。

噪声抑制性能的显著提升：
- 文章通过实验证明，这种CIC+FIR的滤波器组合相比传统LPF，将提取的二次谐波信噪比（SNR）从38.61 dB提升至44.95 dB，提升了6.34 dB。信噪比的提升直接意味着锁相放大器核心性能——微弱信号检测能力的飞跃。
与浓度反演算法的深度耦合：
- 锁相放大器的最终输出是用于浓度计算的谐波信号。本文没有将LIA视为一个独立的“黑箱”，而是将其后端的浓度反演算法（NIPALS-ELM）作为整个检测系统的一部分进行优化。LIA提供更干净、更稳定的信号，为高级算法发挥其优势奠定了基础，最终实现了从“信号提取”到“浓度输出”全链条的精度优化。

本文采用的数字正交锁相放大器（DLIA） 工作原理如下：

正交解调：
低通滤波（本文的创新核心）：
CIC滤波器的角色：
- CIC滤波器是一种无乘法的滤波器，仅由积分器和梳状器组成，结构简单，计算效率极高，非常适合作为抗混叠抽取滤波器，工作在降采样前的第一级。
- 它将高速采样的数据流降至一个合理的较低速率，从而允许后级的FIR滤波器以更低的阶数实现非常尖锐的截止特性，最终高效地提取出直流分量。

深入研究与可改进之处

滤波器参数的优化空间：
- 文章提到了使用CIC和FIR，但未详细披露CIC的阶数、级数、抽取因子以及FIR滤波器的具体设计参数（窗函数类型、截止频率、纹波系数等）。这些参数的优化是锁相放大器性能进一步提升的关键，可以作为一个深入研究的方向，例如采用自适应滤波算法动态优化参数以适应不同的噪声环境。
参考信号相位的自适应跟踪：
- 文中使用的正交锁相放大器虽然避免了显式的移相器，但其性能依然依赖于参考信号与待测信号频率的严格同步。在实际系统中，激光器驱动或气体变化可能导致微小频偏或相位漂移。可以深入研究基于PLL（锁相环）或Costas环的动态相位跟踪技术，使参考信号能自动跟踪输入信号的相位变化，进一步提升系统的鲁棒性。
多谐波同时提取与处理：
- WMS技术中，不仅二次谐波（2f）包含浓度信息，一次（1f）、四次（4f）谐波等也可用于归一化、线型修正和压力补偿。目前的DLIA结构稍作扩展（增加乘法器和滤波器通道）即可同时提取多阶谐波。后续研究可以设计多通道并行处理的DLIA，综合利用多谐波信息，极大提升检测系统的准确性和抗干扰能力。
系统集成与实时性实现：
- 本文系统使用了STM32和DSP两片处理器。一个深入的研究方向是利用FPGA 的高度并行性，将CIC滤波、FIR滤波、乘法器、甚至NIPALS的部分预处理算法全部集成在单一芯片中实现，构建一个真正的片上系统（SoC） 锁相放大器，这将极大提高系统的速度、可靠性和集成度。
更广泛的适用性验证：
- 本文出色地验证了该系统在甲烷检测上的性能。其锁相放大器设计的普适性值得在更广泛的场景中验证，例如不同调制频率、不同噪声背景（工业现场、车载平台等）下的性能表现，以证明其不仅是一个“甲烷检测专用”锁相放大器，而是一个高性能的通用微弱信号检测平台。