引脚电平异常？以下或许是原因
当你发现引脚的电平与预期不符时，请注意以下几点：
不要只看板上的丝印： 要对照原理图上的标记。电路板上的丝印有时会打印错误，导致你接错引脚，从而浪费大量时间进行调试。
检查引脚的多处引用： 在使用一个引脚之前，首先要观察原理图，看是否有其他模块也使用了这个引脚，以防止多处引用的问题。例如，
PTA4被用作SWD的DIO引脚。根据协议，该引脚在空闲时应被拉高，因此外部会接一个上拉电阻。这个上拉电阻可能导致PTA4在被其他模块使用时，出现意外的高电平。注意跳线帽连接： 如果开发板上使用了跳线帽，也要注意你使用的引脚是否在其他模块处被跳线帽与其他引脚相连了。例如，
PTE4引脚通过跳线帽与独立的CAN芯片的TX引脚相连。即使你不启用CAN通信，由于CAN芯片的引脚默认电平为高电平，这也会导致PTE4的电平变高。排查步骤： 首先检查引脚是否已初始化，以及是否在 port 配置了上拉或下拉电阻。如果查看波形发现引脚的电平与配置不符，就要查看原理图，看该引脚在哪些地方被使用，并注意其周围是否有上拉或下拉电阻。