1. General layer information（基本层信息）
1.1 layer information，层信息
| No. | Mask ID | Drawn layer | Drawn No. | Digitized Tone | Drawn or Generated | Description |
|---|
| 掩膜ID | EDA中的名称 | GDSII文件中的数字编码 | 掩膜板透光性：Dark=阻光（保留），Clear=透光（刻蚀区域） | Drawn=手动绘制，Generated=工具自动生成 | 层的功能说明 |
| ----- | --------- | ------------- | ----------- | ---------------- | -------------------- | ------------------------------ |
| 1 | TO | TO | 1 | Dark | Drawn | Active area |
模拟IC设计核心层分类（高频→中频）
| 层标识 | 类型 | 描述 | 模拟设计典型应用 |
|---|
| TO | 有源区，Active Area(AA) | 指用于加工有源区的掩膜，通过layout图像可知，有源区完全覆盖了沟道、源极和漏极 | ---- |
| TB | N阱，N-Well（NW） | 完全包裹PMOS器件的有源区（TO） | N阱中的多子为电子，一般掺入五价磷或砷 |
| NX | N型注入，N-type Implant (X) | 用于N型注入的掩膜，可以用于制作N型的GuardRing | N型的GuardRing通常接VDD，用来保护NMOS。原因，N-GuardRing为N型掺杂与NMOS的P衬底形成PN结 |
| PX | P型注入，P-type Implant (X) | 用于P型注入的掩膜，可以用于制作P型的GuardRing | P型的GuardRing通常接GND，用来保护PMOS。原因，P-GuardRing主要为型掺杂与PMOS的N衬底形成PN结 |
| GT | GATE，晶体管栅极 | 相当于开关，根据layout可知，栅极要比有源区宽一些，也常记作poly（多晶硅） | ---- |
| SN | N+ Select Layer，N+选择层 | 是控制N型掺杂区域选择性注入的关键掩膜层，配合NX层精确定位掺杂区，激活则为Nwell注入，屏蔽则为P+区域 | 专门用于定义需要高浓度N型掺杂的区域，尤其是NMOS晶体管的源极（Source）和漏极（Drain），SN与SP需要间隔，SN层需略大于AA层边界 |
| SP | P+选择层 | P+ Select Laye，是控制P型重掺杂区域选择性注入的关键掩膜层，配合PX层精确定位掺杂区 | 专门用于定义需要高浓度P型掺杂的区域，尤其是PMOS晶体管的源极（Source）和漏极（Drain），SN与SP需要间隔，SP层需略大于AA层边界 |
| MET1 | 金属1 | 基础互连层 | 90%的局部走线 |
| W1 | Contact Layer，接触孔，也常记作CT | 连接有源区与金属1或栅极与金属1 | 器件电极引出 |
| W2 | 过孔 | Via Layer，层间金属连接 | MET1→MET2跳线 |
| DUMMY | 填充层 | 解决图形密度不均匀导致的化学机械抛光（CMP）碟形效应和刻蚀负载效应，保证制造均匀性 | 大块空白区域密度补偿 |
闩锁效应：芯片自己短路，VDD直接连接GND，预防的办法是加入GuardRing让电流有地方可以去。
