第二章 Arm C1-Premium Core技术架构
基于 Arm®v9.3-A 架构的高性能处理器核心
架构概述
C1-Premium 核心实现了 Arm®v9.3-A 架构，该架构扩展了 Arm®v8-A 架构的功能，最高支持到 Arm®v8.8-A 的特性。核心支持
AArch64 执行状态，涵盖所有异常级别（EL0 到 EL3）。
核心组件
L1指令内存系统 指令解码 寄存器重命名 指令发射 执行流水线 整数执行 向量执行 L1数据内存系统 L2内存系统 MMU C1-Premium 核心组件
还包括: 分支预测、跟踪单元、PMU、AMU、GIC CPU接口等
内存系统
- L1指令缓存: 64KB，4路组相联，64字节缓存行
- L1数据缓存: 64KB，4路组相联，64字节缓存行
- L2缓存: 私有缓存，可配置1MB或2MB，8路组相联
- TLB: 全相联指令TLB和数据TLB，支持多种页大小
执行单元
- 整数执行单元: 算术和逻辑数据处理操作
- 向量执行单元: 支持Advanced SIMD和浮点运算
- SVE/SVE2支持: 可扩展向量扩展指令集
- 加密扩展: 可选支持AES、SHA等加密算法
高级特性
- 性能监控单元(PMU): 6或31个性能监视器
- 活动监控单元(AMU): 系统电源管理和持续监控
- 统计性能分析扩展(SPE): 提供性能特征统计视图
- 嵌入式跟踪扩展: 支持调试和跟踪功能
核心特性详情
| 组件 | 特性 | 说明 |
|---|---|---|
| 指令解码 | AArch64指令解码 | 将AArch64指令解码为内部格式 |
| 寄存器重命名 | 乱序执行支持 | 通过寄存器重命名促进乱序执行 |
| 内存管理单元 | 虚拟到物理地址映射 | 通过转换表实现细粒度内存系统控制 |
| 向量执行单元 | Advanced SIMD/FPU | 支持单精度和双精度浮点操作 |
| 加密扩展 | 可选功能 | 支持AES、SHA、SM3/SM4等加密算法 |
| CPU桥接 | 连接核心与DSU | 控制核心与DSU之间的缓冲和同步 |
架构扩展支持
Scalable Vector Extension (SVE/SVE2)
SVE和SVE2是Armv8-A架构的扩展，它们补充但不替代AArch64 Advanced SIMD和浮点功能。Advanced
SIMD架构及其相关实现和支持软件也被称为Neon™技术。
加密扩展
加密扩展在C1-Premium核心中是可选的，它为Advanced SIMD和SVE指令集添加了新指令，可加速:
- AES加密和解密
- SHA1、SHA2、SHA3安全哈希算法
- SM3哈希函数和SM4加密解密指令
- 用于GCM和椭圆曲线密码学的有限域算术
系统集成
C1-Premium核心通过CPU桥接与C1-DynamIQ™共享单元(DSU)接口。DSU将核心连接到外部内存系统和片上系统(SoC)的其余部分。每个核心与DSU之间有一个CPU桥接，控制缓冲和同步。
CPU桥接是异步的，允许每个核心具有不同的频率、功耗和面积实现点。可以配置CPU桥接以同步运行，而不影响始终异步的其他接口（如调试和跟踪）。