当前位置: 首页 > news >正文

Verilog *2* SPI-立创逻辑派G1测试-1

经过上一篇文章Verilog *1* SPI-发,我们已经通过仿真把这个搞出来了,但是实际上在电路上是啥样还没看过,不动手的话总归还是纸上谈兵,仿真只是为了让搞实际电路更快一点,切不可本末倒置。

首先我们看一下逻辑派G1的图纸,以下是JLC的逻辑派G1的图纸,用网页可以直接打开。但在这里方便大家查看,我截个图,如图1所示。

https://pro.lceda.cn/editor#id=61327d881e5f4f0c834908cf28c3eb08,tab=1199dcbe5a844fe5a8a074140edc99f8|*1199dcbe5a844fe5a8a074140edc99f8@61327d881e5f4f0c834908cf28c3eb08

图1:FPGA引出的IO

有了图1,咱们就可以开整了!

新建工程

File->New

FPGA Design Project ->OK

1.Name->取个名

2.Create in -> 文件地址

3.OK

接下来是选型:

截止目前 GW2A下面就一个型号,选择完以后直接Next工程建立完成。

拷贝代码

module SPI (input  clk,input  rst,input  transFlag,output reg cs,output reg mosi,output reg sclk
);// 定义状态
// localparam 只在模块内有效,`define 是全局有效
localparam IDLE = 1'b1;
localparam Trans = 1'b0;reg [1:0] Current_S;
reg [1:0] Next_S;
reg [4:0] Trans_Cnt;
reg [1:0] sclk_status;
reg [7:0] Data;
reg [4:0] clk_div_cnt; // 时钟分频计数器
reg spi_clk; // 分频后的时钟信号// 25 倍时钟分频逻辑
always @(posedge clk or negedge rst) begini
http://www.dtcms.com/a/288164.html

相关文章:

  • 多表查询-8-练习总结
  • 【LeetCode 热题 100】437. 路径总和 III——(解法一)递归递归!
  • 【Linux】mmap的介绍和使用
  • [硬件电路-36]:模拟电路的基本组成要素以及模拟信号处理
  • Python条件控制艺术:侦探破解犯罪谜题逻辑
  • 浏览器渲染原理——计算属性和布局过程常考内容
  • 如何实现一个定时任务
  • LibreTv在线观影项目部署开箱即用
  • 如何解决Flink CDC同步时间类型字段8小时时间差的问题,以MySQL为例
  • 相似度度量方法
  • 车载刷写框架 --- 关于私有节点刷写失败未报引起的反思
  • 暑期算法训练.4
  • 用虚拟机体验纯血鸿蒙所有机型!
  • 【成品设计】基于STM32的水资源监控系列项目
  • 几个好用的MCP分享
  • 使用 PlanetScope 卫星图像绘制水质参数:以莫干湖为例
  • 创建第二大脑--第五章 组织:以行动为导向
  • 使用Python进行文件拷贝的方法
  • NLP中情感分析如何结合知识图谱在跨文化领域提升观念分析和价值判断的准确性?
  • Dockerfile格式
  • windows wsl ubuntu 如何安装 open-jdk8
  • [硬件电路-39]:激光光路的光信号处理、模拟电路的电信号处理、数字电路的电信号处理、软件的信号处理,有哪些共通的操作、运算、变换?
  • BabyAGI 是一个用于自构建自主代理的实验框架
  • Java脚本API参数传递机制详解
  • 让Logo/文字“自己画自己”!✨
  • 一套完整的反向海淘代购系统是一项复杂的系统工程,需要整合电商、物流、支付、清关、仓储、用户服务等多个环节
  • Codeforces Round 1037(Div.3)
  • C++ 比较器(Comparator)超详细笔记
  • 轻松学习C++:基本语法解析
  • JAVA高级第六章 输入和输出处理(一)