Synopsys：Verification Continuum Platform介绍

相关阅读

Synopsyshttps://blog.csdn.net/weixin_45791458/category_12812219.html?spm=1001.2014.3001.5482

---

        如今的电子消费市场受到对移动性、便携性和可靠性的巨大需求驱动。除了更快的上市时间和更高的产品质量外，额外的功能、性能和带宽对于最大化半导体销售也至关重要。随着手机、笔记本电脑、个人数字助理、计算机、移动多媒体设备以及便携式系统等应用的发展，依靠电池供电的系统呈现出指数级增长。

        设计复杂性的增加与工艺尺寸的不断缩小，使得更多的功能被集成在更小的芯片面积中，从而给系统级芯片的验证带来了全新的挑战。为了解决这些挑战，人们开始采用先进的技术和复杂的工具，以帮助验证SoC的连通性、信号完整性、电源管理以及模拟组件的功能，实现硬件与软件的协同验证已变得不可避免。

        这就提出了一个需求：需要一个统一且集成的验证环境，可以在不同领域/层级之间实现信息的无缝流动与复用，从而更快速地达成验证目标。

        Verification Continuum Platform（之前称为Verification Compiler Platform）是一套下一代验证解决方案，它提供了一个可扩展的环境，多个复杂的工具可以在整个验证流程中无缝协作，通过技术集成完成各种验证任务。它有助于优化设计迭代和重新编译过程、缩短调试周期，并实现各验证工具之间的持续集成与互操作性。

        VCS是该验证平台的核心，用于进行仿真；Verdi最初只用于查看波形，现在已成为验证平台的通用GUI界面，用于进行调试；Virtualizer用于虚拟原型开发；VC Spyglass用于进行RTL Sign off，主要进行Lint检查、CDC检查、RDC检查、Constraints检查、Power Linting检查等静态验证；VC LP用于基于UPF对低功耗设计意图进行验证；VC Formal通过属性检查（形式验证的一种）来验证RTL设计的功能正确性，这种检查基于数学方法，对属性或断言进行验证，以确保设计行为符合预期；ZeBu用于进行硬件仿真；HAPS用于原型验证；