[驱动开发篇] SPI 驱动开发 - 原理解析篇

🔧​一、SPI通信原理与实现机制

SPI（Serial Peripheral Interface）是一种高速、全双工、同步的串行通信协议，由摩托罗拉公司开发，广泛应用于嵌入式系统中微控制器（MCU）与外围设备（如传感器、存储器）的数据交换。以下从原理、实现、优势、分类及用途五个维度展开分析。

1. 物理层与信号线

SPI采用主从架构，需4根核心信号线：

• SCLK：时钟信号，由主设备产生，同步数据传输。
• MOSI（Master Out Slave In）：主设备输出，从设备输入。
• MISO（Master In Slave Out）：主设备输入，从设备输出。
• SS/CS（Slave Select）：片选信号（低电平有效），主设备通过拉低SS选择特定从设备。

2. 数据传输机制

• 移位寄存器交换：主从设备各有一个移位寄存器，连接成虚拟环形结构。每个时钟周期，数据同时从主设备移出到从设备（通过MOSI），并从从设备移出到主设备（通过MISO），实现全双工通信。

  • 主设备（Master）和从设备（Slave）内部各有一个移位寄存器。这两个寄存器通过 ​MOSI (SDI) ​​ 和 ​MISO (SDO)​​ 信号线物理连接，形成了一个虚拟的环形移位结构。
  • ​​ 这是一个闭合环路。主设备发出的数据，经从设备移入后，会被移出来；同样，从设备发出的数据也会被主设备移入并移出。数据在这个环路中循环流动。

• 时序控制：数据采样时刻由时钟极性（CPOL）和时钟相位（CPHA）决定：

  • CPOL=0：时钟空闲为低电平；CPOL=1：空闲为高电平。
  • CPHA=0：数据在时钟第一边沿采样；CPHA=1：在第二边沿采样。
  • 四种模式（见下表）：

  模式	CPOL	CPHA	空闲电平	数据采样边沿	数据发送边沿
  模式0	0	0	低电平	上升沿	下降沿
  模式1	0	1	低电平	下降沿	上升沿
  模式2	1	0	高电平	下降沿	上升沿
  模式3	1	1	高电平	上升沿	下降沿

3. 多从设备管理

• 独立片选（CS）：每个从设备需独立CS线，主设备通过拉低目标从设备的CS激活通信。
• 菊花链连接：所有从设备共用一条CS线，数据依次串行传递。但若中间设备故障，后续设备无法通信，可靠性较低。

4. 时序控制：时钟 (SCLK) 的驱动作用

• 时钟源： SCLK由主设备独占产生并输出给所有从设备。它决定了数据传输的精确节奏。
• 边沿操作： 每个SCLK脉冲（上升沿或下降沿）触发一次移位操作。根据配置的 CPOL (Clock Polarity) 和 CPHA (Clock Phase) 决定在哪个边沿进行数据的采样（锁存） 和 移位（更新）。
  • 移位操作（数据的移动）： 在每个触发边沿（取决于CPHA），主设备和从设备同时、并行地将他们各自的移位寄存器中的内容向各自输出端移动一位（可能是MSB先出或LSB先出，取决于设备设计）。
  • 采样操作（数据的读取）：
    • 主设备在SCLK的某个边沿从MISO线上采样（读取） 此时线上稳定的电平值，作为从设备发送来的一位数。
    • 从设备在SCLK的某个边沿从MOSI线上采样（读取） 此时线上稳定的电平值，作为主设备发送来的一位数。
  • 输出操作（数据的发送）：
    • 主设备在其采样操作发生的相反边沿，将移位寄存器即将输出的新位驱动到MOSI线上。
    • 从设备在其采样操作发生的相反边沿，将移位寄存器即将输出的新位驱动到MISO线上。
  • 关键点：CPOL/CPHA决定了采样和输出的时序关系！这是SPI兼容性的核心。 下面的波形图对比了不同模式：

SPI模式0 (CPOL=0, CPHA=0):

SCLK   (空闲低)  \__/  \__/  \__/  \__/  \__/  (上升沿采样!)__    --__--  --__--  --__--  --__--  --__
MOSI      XXXX_______MASTER DATA BIT (MSB first)___XXXX(下降沿输出!)            ...              (下降沿输出!)
MISO      XXXX_______SLAVE DATA BIT (MSB first)____XXXX

• 空闲电平： SCLK 低电平。
• 采样边沿： 上升沿。主和从在SCLK上升沿锁存/读取对方发送到线上的位数据。
• 输出时机： 下降沿。主和从在SCLK下降沿更新/驱动其移位寄存器的输出位到线路上。
• 数据提前： 由于采样在上升沿，而数据需要在采样前就保持稳定，所以主和从都需要在下降沿就（提前半个周期）把数据准备好驱动到线上。

SPI模式3 (CPOL=1, CPHA=1):

SCLK   (空闲高)  __    __    __    __    ____/  \__/  \__/  \__/  \__/  \__
MOSI      XXXX_______MASTER DATA BIT_______XXXX(上升沿输出!)           ...      (上升沿输出!)
MISO      XXXX_______SLAVE DATA BIT________XXXX

• 空闲电平： SCLK 高电平。
• 采样边沿： 下降沿。主和从在SCLK下降沿锁存/读取对方发送到线上的位数据。
• 输出时机： 上升沿。主和从在SCLK上升沿更新/驱动其移位寄存器的输出位到线路上。
• 数据提前： 输出是在上升沿，数据在上升沿驱动后，需要保持稳定直到下一个下降沿被采样。

模式1 (CPOL=0, CPHA=1)：空闲低，下降沿采样，上升沿输出（与模式0相反）。
模式2 (CPOL=1, CPHA=0)：空闲高，上升沿采样，下降沿输出（与模式3相反）。

5. 数据交换过程 (时钟周期级别)

以一个比特位的收发为例（假设MSB先出，模式0，忽略片选变化）：

1. 主设备驱动/准备： 在SCLK下降沿（或触发输出前），主设备将移位寄存器的首位（MSB） 驱动到MOSI线上。同时，主设备读取MISO线上的电平（这个值其实是前一次时钟周期从设备移出的位，尚未刷新）。
2. 从设备驱动/准备： 在同样的SCLK下降沿，从设备将移位寄存器的首位（MSB） 驱动到MISO线上。同时，从设备读取MOSI线上主设备驱动的位（MSB）。
3. 边沿触发： SCLK上升沿到来。
4. 采样关键操作：
   • 主设备采样（读入） MISO线上的电平值（此时是从设备发出的新MSB），并将其移入主移位寄存器的最低位LSB（后续数据会依次左移进入）。
   • 从设备采样（读入） MOSI线上的电平值（主设备发出的MSB），并将其移入从移位寄存器的最低位LSB。
5. 寄存器移位： 在采样发生的同时（由硬件同步完成），主设备和从设备的移位寄存器都向左（朝着MSB方向）或右（朝着LSB方向，根据设计）移动一位。主设备的旧MSB被移出丢弃，新采样到的从设备位占据LSB。从设备的旧MSB被移出丢弃，新采样到的主设备位占据LSB。
6. 数据准备下一回合： 移位完成后，主设备移位寄存器的新的首位（原来是次高位） 出现在输出端等待输出。从设备移位寄存器的新的首位出现在输出端等待输出。
7. 重复： 下一个SCLK下降沿来临，主和从再次驱动其新的首位输出到线上，同时采样对方的线路上刚被驱动的位，然后上升沿再次触发采样和移位操作……如此循环8次（对于8位数据），完成一个字节的交换。

6. 核心要点总结 (原理层面)

1. 全双工交换的本质： SPI通信一次传送N个SCLK脉冲，主设备发出N位数据（通过MOSI）同时收到N位数据（通过MISO）。这不是独立的发送和接收过程，而是同一时间内，一位数据在移出时，下一位数据同时被移入，构成一个连续的交换流。
2. 移位寄存器是核心： 硬件上依赖两个相互连接的移位寄存器组成的环形结构实现数据的双向同步流动。
3. CPOL/CPHA是灵魂： 这组配置决定了：
   • 时钟空闲时的状态（高/低）
   • 哪个边沿采样数据（数据被读取锁存）？
   • 哪个边沿输出数据（数据被更新驱动到线上）？
   • 数据相对于采样边沿的稳定时间（Setup/Hold Time）要求是如何的？
4. 片选信号的角色：
   • 功能选择： SS/CS 线拉低通知特定从设备开始监听通信。
   • 同步起始： 从设备的移位寄存器通常会在SS/CS拉低时清除（或加载预设值/从闲置态激活），重新开始计数，确保与主设备同步开始接收首个比特（MSB或LSB）。同时，从设备在CS拉低后才会打开其MOSI/MISO缓冲器连接到总线。
5. 无协议开销： 不同于I²C需要地址帧和ACK位，SPI在数据字节流中没有额外的起始位、结束位、地址或ACK位。数据传输就是纯粹的比特位在时钟驱动下的交换。数据帧的长度和含义完全由软件驱动主设备的开发人员或从设备规格书决定。

---

⚖️ 二、SPI的核心优势与局限

1. 优势

   • 高速传输：速率可达10 Mbps~100 Mbps（如STM32 SPI时钟频率达50 MHz）。
   • 全双工通信：同时收发数据，效率高于I²C、UART等半双工协议。
   • 硬件简单：仅需4根线，无复杂地址或应答机制。
   • 灵活数据长度：支持任意位宽（如8位、12位、16位）。

2. 局限

   • 仅支持单主设备：无法构建多主系统。
   • 无错误检测：无硬件级校验机制（如ACK/NACK）。
   • 扩展性受限：每增加一个从设备需额外CS线，占用I/O资源。
   • 传输距离短：适用于板级通信（通常<1米），长距离需中继。

---

📦 三、SPI协议的变种与扩展

1. 标准SPI

   • 每时钟周期传输1位数据，全双工模式。

2. Dual SPI

   • 使用MOSI和MISO传输2位/周期（半双工），速率翻倍，常用于SD卡。

3. Quad SPI（QSPI）

   • 新增2条数据线，实现4位/周期传输（半双工），速率达400 Mbps，用于Flash存储器（如W25Q64）。

4. DMA+SPI

   • 通过DMA控制器搬运数据，减少CPU负载，提升实时性（如STM32的DMA-SPI）。

---

🛠️ 四、SPI的实际应用场景

1. 存储器

   • Flash芯片（如W25Q64）、SD卡：高速读写程序代码或数据。

2. 传感器

   • 温度/加速度传感器（如BME280）：实时采集环境数据。

3. 显示设备

   • LCD/OLED控制器：传输图像数据，支持高刷新率。

4. 音频与通信

   • 音频编解码器：传输PCM音频流。
   • Wi-Fi/蓝牙模块：与主控芯片高速交互。

5. 实时控制系统

   • 工业自动化：同步ADC采集与DAC输出（如电机控制）。

---

🔄 五、SPI与其他协议的对比

特性	SPI	I²C	UART
传输方式	全双工	半双工	全双工
信号线数	4（+n×CS）	2（SDA+SCL）	2（TX+RX）
最大速率	50~100 Mbps	1~3.4 Mbps	1~10 Mbps
错误检测	无	有（ACK/NACK）	奇偶校验
主设备支持	仅单主	多主	点对点

---

💎 总结

SPI以其高速、全双工、硬件简单的特性，成为嵌入式领域核心通信协议，尤其适合短距离、高实时性场景（如传感器、存储器）。但需注意其无错误检测、单主架构的局限。开发者需根据外设要求配置CPOL/CPHA模式，并通过DMA或QSPI优化性能。未来，SPI仍将持续服务于物联网、工业控制等高速数据交换场景。

1. 原理层面的启示 (Why it matters?)

理解这些底层机制，能帮助你：

1. 正确配置设备： 确保主设备设置（CPOL/CPHA）与目标从设备规格书完全一致，否则数据采样和输出会错位，导致读取错误。
2. 理解通信速率极限： 通信速率受限于SCLK频率、线缆长度（电容导致信号边沿变化迟缓）、主从设备支持的最大速度以及从设备处理移位速度的能力。
3. 优化程序： 理解数据是“流出即流入”，可以优化驱动代码结构（如利用FIFO或DMA进行高效流式处理）。
4. 分析时序问题： 当通信出错时，知道在哪里测量Setup/Hold时间（数据在采样边沿前后必须稳定一段时间），分析波形是否符合设备要求（示波器是必备工具）。
5. 理解多主/菊花链的限制： 单主架构和CS机制避免了冲突。菊花链依赖所有中间设备正确地接收、处理和转发数据位，增加了延迟和失效点。