当前位置：首页 > news >正文

FPGA自学笔记(正点原子ZYNQ7020)：2.IP核与组成

news 2025/10/13 9:01:08

一、IP核

IP 核（Intellectual Property Core，知识产权核）是 FPGA 设计中可重用的功能模块，通常由 FPGA 厂商（如 Xilinx）或其他第三方提供。这些模块是预设计的、经过验证的硬件功能单元，可以直接集成到你的 FPGA 设计中，节省开发时间并提高可靠性。

功能封装：IP 核实现了特定功能，例如时钟管理（clk_wiz_0 用于生成和分频时钟）、逻辑分析（ila_0 用于调试）、数据转换、通信接口（如 UART、SPI）等。
可配置性：用户可以通过图形界面或脚本配置 IP 核的参数（如时钟频率、端口数量等），以适应具体设计需求。
形式：IP 核通常以 Verilog/VHDL 代码、网表文件或加密格式提供，并包含综合和仿真所需的元数据。
Xilinx Vivado 中的 IP 核：Vivado 提供了一个 IP Catalog，包含大量预定义的 IP 核，用户可以直接使用或定制。

1. 打开 IP Catalog

打开你的 Vivado 项目。
在 Vivado 的 Flow Navigator（左侧栏）中，点击 IP Catalog（通常位于 Project Manager 部分）。
这会打开一个窗口，显示所有可用的 IP 核。

例如：创建 clk_wiz_0 和 IP 核

clk_wiz_0核用于生成和管理 FPGA 的时钟信号。它基于 FPGA 的时钟资源（如 MMCM 或 PLL）从输入时钟生成一个或多个输出时钟，满足设计中不同模块的时钟需求。

ILA (ila_0)核用于调试 FPGA 内部信号，捕获和显示 ADC 信号（ad0_data, ad1_data, ad0_otr, ad1_otr）的波形，帮助验证 ADC 功能和定位问题。

步骤：
1. 在 IP Catalog 搜索框中输入 Clocking Wizard。
2. 双击 Clocking Wizard，或者右键选择 Create IP。

1. 在弹出的配置窗口中：
  - IP 名称：默认会生成类似 clk_wiz_0 的名称，确保与你的代码中的实例化名称一致（即 clk_wiz_0）。
  - 时钟配置：
    - Input Clock：设置输入时钟频率。根据 XDC 文件而定（比如我的：create_clock -period 20.000），输入时钟频率为 50 MHz（20 ns 周期）。
    - Output Clocks：配置 clk_out1 的输出频率（代码中使用的是clk_out1的话）。如果需要 clk_out2，也需配置。

同样的，点击 IP Catalog，在搜索框中输入 ILA，选择 Integrated Logic Analyzer。

配置 ILA 参数（基于 ila_0 实例化代码）：
- General Options 页面：
  - Number of Probes：设置为 4（匹配 probe0 到 probe3）。
  - Sample Data Depth：选择默认值（如 1024）或根据需求调整（用于存储捕获的数据深度）。
描述：设置 ILA 的探针端口数量，用于连接需要监控的信号。
窗口显示：当前设置为 4，范围为 [1..1024]。
推荐设置：保持为 4。
- probe3：10-bit（ad1_data）
- probe2：1-bit（ad0_otr）
- probe1：10-bit（ad0_data）
- probe0：1-bit（ad1_otr）
- 如果需要监控更多信号，可以增加探针数量，配置要匹配代码。

这样配置完之后，Run Synthesis是可以通过的

再Run Implementation,需要等一会儿

ZYNQ7020（型号通常为 XC7Z020）由以下两个主要部分组成：

处理系统（PS，Processing System）：基于 ARM Cortex-A9 的双核处理器，负责运行嵌入式软件、操作系统（如 Linux）或裸机程序。
可编程逻辑（PL，Programmable Logic）：基于 Xilinx 7 系列 FPGA 的可编程逻辑资源，用于实现定制硬件逻辑。
PS-PL 交互接口：通过 AXI（Advanced eXtensible Interface）总线实现 PS 和 PL 之间的高效通信。

详细分析如下：

PS 是 ZYNQ7020 的处理器部分，基于 双核 ARM Cortex-A9 MPCore，运行频率高达 667 MHz（具体频率因型号和配置而异）。它是一个功能完整的嵌入式处理系统，包含以下关键组件：

架构：双核 ARM Cortex-A9，32 位 RISC 处理器，支持 ARMv7-A 指令集。
特性：
- 每个核具有独立的 L1 缓存（32 KB 指令缓存 + 32 KB 数据缓存）。
- 共享 512 KB 的 L2 缓存。
- 支持 NEON 扩展（用于 SIMD 运算）和浮点单元（FPU）。
- 可运行 Linux、实时操作系统（如 FreeRTOS）或裸机程序。
用途：运行操作系统、应用程序、管理外设、处理复杂算法等。