GMSL Layout Guide及其解读
一 总体涉及原则
1）最短的走线，走线小于2inch（5cm），或者插损小于1.2db
注：如何保证最短走线？第一优先级布局和GMSL相关走线。不重要的阻容器件丢远点或放背面
2）最小阻抗不连续和器件数量
注：多余器件例如ESD极其可能导致S参数Fail。
3）必要地方使用挖地
注：不是有必要，是必须。器件焊盘比走线粗，邻层挖焊盘成了必须。核心的问题是挖几层更优。
4）仿真和测量PCB性能以保证连接的稳固性
注：降低改版风险，成熟设计和仿真指导非常必要。
5）保持特性阻抗
注：绝大多数措施的目的都是为了保证阻抗的连续性以获得更小的插入损耗和更优的回损。
二 GMSL Layout 示意
三 正确的布局技巧
要满足 GMSL PCB 通道规格的要求，需要进行恰当的高速 PCB 布局，以确保 GMSL 链路的稳定运行。串行链路信号线的布局必须精心设计，以通过最小化阻抗不连续性和噪声耦合来实现最佳的信号完整性。串行链路信号线的布局必须遵循高速布局规范：
1）将串行链路的连接线设计为位于顶层的微带线，或者在中间层设计为带状线（如果存在电磁干扰/电磁兼容性方面的问题的话）。
注：微带线在连接器处的Stub更短，S参数更优；带状线走在内层，有双地层屏蔽，EMI/EMS/ESD性能更好，项目具体设计时需要折中考虑。目前AE建议是优先走内层。
2）采用 100 欧姆的差分线路或 50 欧姆的单端线路布线，并进行阻抗控制（误差 ±10%）。
注：阻抗控制的重要性不必多说。
3）通过采用成熟的设计和仿真方法来最小化阻抗的不连续性。
注：这可不是废话，仿真方法虽然很难精准对S参数合格不合格做判断，但是对焊盘挖几层，泪滴怎么加等细节问题可以给优化方向。另外前期项目经验的S参数对比和TDR测试都很有指导意义。
4）将 IC 尽可能靠近连接器放置，以减少走线长度。走线长度应小于 2 英寸（5 厘米），以符合 GMSL PCB 通道规格要求。
注：2000mil是极限，超过很难保证板级S参数能顺利通过。项目经验，总长度超过1800mil的走线，其对过孔、反挖焊盘，连接器处引起的STUB等要求明显更高，容错门限显著降低。
5）尽量减少过孔的数量。如果确实需要过孔，可通过使用反向钻孔过孔来消除过孔的末端部分，并在信号过孔旁边添加接地过孔。
注1：长度超过1800mil，如果是通孔过孔，需要考虑过孔带来的走线增加。
注2：反钻工艺比较贵，座舱产品上一般没有使用。根据项目经验，走倒数第三层是合适的，既有条件保证双地层包裹带来的优良屏蔽性能，同时连接器带来的STUB和阻抗变化实测在接受范围以内。
注3：如果GMSL和通孔连接器在同一层，走线低于1500mil时建议穿孔到底层，这时过孔的影响比连接器Stub对S参数的影响小
6）将交流耦合电容器放置在顶层，尽量靠近集成电路（在 500 mil以内可确保其距离发射器小于 0.5 UI）。采用差分方式将信号连接至交流耦合电容器，即使在同轴模式下也是如此。确保 100 欧姆的阻抗以及与交流电容器长度的匹配。
注：这里的顶层其实是表层，既可以是顶层，也可以是底层，具体根据连接器放置位置决定。如果是通孔连接器，连接器在表层，那么这个走线就应该走在底层，或者倒数第三层，这样保证连接器stub最短。
7）在 COAX 模式下，用一个交流耦合电容和一个 50 欧姆的接地电阻来终止 SION 信号跟踪。
8）在 STP 模式下，要确保各条轨迹的长度一致，并保持其耦合距离的稳定性。
注：差分等长基本要求。
9）通过将元件焊盘直接置于高速信号线上（包括线路故障诊断、POC电源输出端口和静电放电元件）来消除Stub。
10）在高速线路上的元件脚下的参考层上挖地。这些挖地区域的大小取决于具体的 PCB 堆叠结构。例如，对于美信 EVkits 来说，挖地的尺寸是1.35X the pad size.是焊盘尺寸的 1.35 倍。
注：由于焊盘引起阻抗突变，将靠近焊盘的一、两层地挖掉，要注意挖掉后需要在第二、三层铺参考地。问题来了，到底不同的器件挖几层呢？这个主要靠仿真结果和项目经验，0402挖两层比挖一层效果好。
11）遵循连接器供应商的布局规范要求。
12）对于通孔式连接器，采用将集成电路置于顶部、连接器置于底部的安装方式，以减少连接器引脚的Stub，从而降低回波损耗。
注：同第6条注释部分。
13）在高速线路上应避免出现 90 度的走线。
注：别说高速信号了，layout线从来就不允许90°。
14）在高速布线时要保持一个连续的参考平面——在串行连接线的下方，除了接地缺口外，不得出现断开的接地层或电源层。
注：这条很重要，也容易被忽略。特别是打了过孔穿层，以及挖了焊盘以后，一定记得补地。
15）如果应用需要进行静电放电防护（且未使用 Poc 设备），则应将防护装置放置在射频连接器附近。
注：为啥要提非POC？因为POC有直流偏置，TVS或ESD遭遇脉冲瞬间导通时，直流偏置可能导致器件闩锁，击穿器件。
16）在裸露接地垫（EP）上使用一系列接地过孔来进行散热管理。
注：注意避免过密阻断地平面。
17）高速视频接口（HDMI、OLDI、DP、eDP、DSI、CSI CPHY、CSI DPHY）以及其他高速接口（如 RGMII、SPI）都有各自的具体布局要求、阻抗规格、长度匹配容差以及最大走线长度规定。请遵循每项规范中给出的指导说明。
18）对于高速信号，要保持每对信号之间的距离以及每对信号之间的信号传输距离，以减少串扰。对于单端信号，至少要与走线宽度保持 3 倍的距离，或者将其隔离在不同的层上。
19）差分对之间的距离至少要保持两倍于“分离距离”的长度。
20）差分走线采用松耦合的方式,因为紧耦合虽然有更好的EMI性能,但是松耦合会有更好的S参数性能,对于高速信号来说S参数更好信号更稳定。松耦合建议使用至少大于1倍线宽的间距。
21）同轴线段设置 50Ω 阻抗，同轴伪差分长度要求小于500mil，差分+同轴整段高速信号线长度不超过 2000mil。
22）AC 电容和同轴线上的 ESD，诊断电阻使用单边靠的走线方式。单边靠在同一器件的两个 pin 上需要靠同一边，美信 FAE 解释线走焊盘中间会比单边靠的方式信号反射更大。
注：实际我们通过Candence和HFS 3D工具分别对S11和TDR进行仿真，发现单边靠和中间出线基本无差异。
23）GMSL 走线时不可以在器件的焊盘上做泪滴处理，泪滴处理会影响高速线阻抗的连续性，只推荐在连接端子的处这一个地方做泪滴处理。
注：ESD、AC电容、POC等都不建议加泪滴。仅在连接器反焊盘位置加。这一点有点反常识。没搞懂为啥，如果大家有仿真结果或理论支撑麻烦评论区告知。
24）GMSL 差分线与同轴线上的器件焊盘下方第二层的 GND 要做挖空处理，保证更好的阻抗控制，减少阻抗突变，但是第三层做补GND，制板板厂控制阻抗。
25）POC 电路的走线需要注意在电感下方第二层做挖空处理，控制阻抗参考第三层的 GND。
26）IC端焊盘挖1层；ESD建议挖两层；
27）0402 AC耦合电容必须按照挖两层处理；
28）通孔连接器所有层挖反焊盘，反焊盘内走线加粗，以减少阻抗突变；
29）走线串层必须有伴随地孔。
参考文档：
《GMSL2 Hardware Design Guide》
免责说明：
1）1-19条为《GMSL2 Hardware Design Guide》官方文档建议，所有注释部分为个人观点，仅供参考交流
2）部分图示来自参考文档《GMSL2 Hardware Design Guide》