Marin说PCB之POC电路layout设计仿真案例---11

上节文章中大家不知道发现没有我们RX0_96712_FAKRA_3--TDR结果显示芯片端口阻抗还是偏低一些，但是这个该如何去改善优化设计呢？因为目前的PCB设计上，RX0_96712_FAKRA_3这个信号在芯片焊盘处是已经做了隔层参考的优化处理了：

RX0_96712_FAKRA_3走线在芯片端口做的是挖空相邻参考GND层，信号参考的是L3层。

但是其TDR的仿真结果还是不满足要求的，如下图所示：

正当我百思不得其解的时候，新来的EE同事马冬梅同志说你把参考平面的H值能不能再去加大一些试试看，这个真的是一句惊醒梦中人啊。

接着小编我就把RX0_96712_FAKRA_3走线在芯片端口的焊盘处底部挖空到L6层，让其信号线参考GND07层。导入仿真软件中如下所示：

RX0_96712_FAKRA_3--TDR结果显示的是在芯片端口阻抗虽然还是不满足50欧姆+-10%的要求，但是也改善了将近4欧姆左右了。

仿真完上面的case后我又想了想能不能把路径上的后面部分的SMD器件的焊盘处底部都做类似上面的处理--焊盘处底部挖空到L6层，让其信号线参考GND07层。于是我灵机一动，就开始改了。

RX0_96712_FAKRA_3--TDR结果显示的是在芯片端口阻抗虽然还是不满足50欧姆+-10%的要求，但是也改善了将近2欧姆左右了，对比之前最初的版本设计差不多改善了将近6欧姆了，还是挺不错的。

本来以为这样就结束了呢，结果冬梅大姐说你那边fakar接口那边的非功能焊盘移除了吗？我说这个还要移除吗？正常移除信号过孔的不就好了吗？而且我打开软件一看确实也是没有对通PIN连接器做移除非功能焊盘的设置。

她说你把这个设置改一些试试看下。小编我一分钟就把这个设置搞定了而且导入到仿真软件中去了，效果图如下所示：

仿真看下其TDR参数的性能表现如何？接下来就是见证奇迹的时刻了

RX0_96712_FAKRA_3--TDR结果显示的是移除非功能焊盘其实对阻抗的改善也不是很多的。

本来以为这样就真的可以结束了呢，结果冬梅大姐说你要不再去仿真一下信号的S参数看看吧。于是小编我又晚上熬夜加班到12点多仿真了一遍其S参数的性能，看下是否有所改善。要是不中的话，我可要骂街了。

RX0_96712_FAKRA_3--Return Loss:结果显示移除非功能焊盘其实对其回损性能的改善也不是很多。

RX0_96712_FAKRA_3--Insertion Loss:结结果显示移除非功能焊盘其实对其插损性能的改善也也不是很多。

分析原因：为何FAKAR接口这边的移除非功能不如之前设计的加大反焊盘来的那么直接呢？主要原因是在影响Fakra连接器阻抗的分布电容中，反焊盘（Anti-Pad）的尺寸和设计是主导因素，而非功能焊盘（NPTH的焊盘）的影响相对较小，尤其是在高频下。在GMSL2 FAKRA连接器的阻抗控制中，通常移除非功能焊盘对减少分布电容的绝对数值贡献约在1%-3%之间，但其对信号完整性性能（如回波损耗）的提升效果可能在5%-15%。它是一个“性价比”很高的优化措施，但不应指望只靠它来解决阻抗问题。反焊盘设计和背钻工艺才是我们在PCB设计的时候需要投入主要精力的关键点。

好了，诸位道友们以上就是本期的所有内容了，我们下期文章不见不散。

 

--------声明：本文属于小编的原创文章，如需转载请注明来源！