WL-G4048 Multi-Port PCIe 4.0 Switch

系列文章目录

---

---

《WL-G4048 Multi-Port PCIe 4.0 Switch数据手册》总结

一、芯片介绍

• 基本信息
  • WL-G4048是青芯半导体自主研发的无阻塞、低延迟多端口PCle Gen4交换机芯片，最多支持48条PCle Gen4 SerDes Lanes。
  • 内嵌RISC-VMCU，可通过多种方式配置和调试，如MCU外设、FUSE烧写等，还可根据用户需求提供不同固件。
• 典型配置
  • 支持多种型号配置，如WL-G4048（Gen4 X16）、WL-G4044（Gen4 X162等）、WL-G4040（Gen4 X82等）、WL-G4036（Gen4 X8*2等），不同型号的上行端口和下行端口配置不同。
  • WL-G4036支持36条SerDes Lanes，有1个PCle Gen4 X8 USP上行端口，2个PCle Gen4 X8端口和3个PCle Gen4 X4端口。
• WL-G4048可用配置说明
  • 芯片分组结构
    WL-G4048芯片分为以下三个16条lane的Group：
    • USP Group：可作为x16端口，也可拆分为x8（L0 - L7） + x4（L12 - L15，作为DSP端口）
    • DSP0 Group：可作为x16端口，可拆分为x8（L0 - L7） + x4（L8 - L11）或x4（L0 - L3） + x4（L8 - L11）
    • DSP1 Group：可作为x16端口
  • 典型配置
    共有9种典型配置，具体如下：

编号	USP速率	最大DSP配置	端口兼容性特点
1	X16	X16*2	X16可兼容X8/X4/X2/X1；X8可兼容X4/X2/X1；X4可兼容X2/X1
2	X16	X16 + X8 + X4	每个端口可向下兼容
3	X16	X82 + X42	每个端口可向下兼容
4	X8	X82 + X43	每个端口可向下兼容
5	X8	X16 + X8 + X4*2	每个端口可向下兼容
6	X8	X16*2 + X4	每个端口可向下兼容
7	X4	X82 + X43	每个端口可向下兼容
8	X4	X16 + X8 + X4*2	每个端口可向下兼容
9	X4	X16*2 + X4	每个端口可向下兼容

注：向下兼容指高等级速率端口可适配低等级速率设备。

• 功能模式
  • Base Mode：作为标准PCle Fanout交换芯片，支持一个主机。
  • NTB Mode：支持非透明桥（NTB）功能，USP接口支持NT功能，一个DSP接口可转换为支持NT功能的EP，实现两个PCle域通信，还支持两个NT接口切换用于故障转移。

二、芯片规格介绍

（一）功能指标

• 支持PCle 4.0/3.0/2.0/1.1协议标准，SerDes速率可调（2.5/5/8/16 Gbps）。
• 支持PCI Power Management Spec r1.2，SerDes Lane极性反转，每个PCle PORT内SerDes Lane整体顺序反转。
• 上下行端口可配置（最大X16），支持3个热插拔端口（可由MCU固件指定），支持2个NT端口（支持1 + 1 Failover冗余热备，需定制化驱动）。
• 支持ECRC和DPC，同源SSC扩频时钟，SRNS，最大Latency小于140ns，支持Multicast和P2P传输模式，自适应流控和Cut-Through非阻塞交换结构，支持2KB Max Payload Size。

（二）管理调试和监控

• 内嵌RISC-V MCU，支持JTAG/I2C/UART/SPI EEPROM/QSPI NOR FLASH等多种配置方式。
• 支持IDE上位机软件通过JTAG调试芯片寄存器和固件，支持故障注入、Advanced Error Reporting、回环测试、内置PCle协议分析功能和实时状态监控。

（三）参考时钟

• 需外部提供100MHz PCIe参考时钟，可由Host主机或板级晶振提供。

（四）系统复位

• 包含RSTN（主复位信号，低电平有效）和JTAG_TRSTN（RISC-V JTAG口复位信号，低电平有效）两个硬件复位信号，RISC-V MCU上电后可软件复位各子模块。

三、引脚定义

（一）引脚分布图

• 详见“图3 WL-G4048 Ballmap”。

（二）各类接口信号

• PCle接口信号：包括DSP_GRP0、DSP_GRP1、USP_GRP0等端口的TXP、TXM、RXP、RXM信号，详细描述了各信号的电压、位置和功能。
• 时钟复位信号：如DSP_GRP1_PMA3_REFCLKP、DSP_GRPO_PMA3_REFCLKM等参考时钟信号，以及RSTN和CLK（调试用50MHz参考时钟输入，通常不用）等复位信号。
• JTAG接口信号：TEST_MODE[1:0]、JTAG_TCK、JTAG_TRSTN、JTAG_TMS、JTAG_TDI、JTAG_TDO等信号，用于JTAG调试。
• FLASH接口信号：FLASH_DAT[3:0]、FLASH_SSN、FLASH_CLK等信号，用于与QSPI NOR FLASH通信。
• UART接口信号：UART_SIN、UART_SOUT，用于UART数据收发或作为GPIO。
• SPI接口信号：包括SPIS和SPIM接口的CLK、SSN、MISO、MOSI等信号，用于SPI通信。
• I2C接口信号：I2C1_DAT、I2C1_CLK、I2C0_DAT、I2C0_CLK、I2C2_DAT、I2C2_CLK等信号，用于I2C通信。
• RMII接口信号（通常不用）：RMII_CLK、RMII_RXD1、RMII_TXD0等信号，用于RMII接口。
• 热插拔接口信号：HP_A_REFCLK_EN、HP_A_PWRFLT等多个信号，用于并行热插拔功能。
• 其他接口信号：NC（调试用，需悬空）、PEX_INTN、SHPC_INTN、SPARE_GPIO[5:0]等信号，还有TS_VCAL、TS_VSS_SENSE等温度传感器相关信号。
• 电源信号：包括VDDA、VDDHA、VDDA18、VDD09、VDD18、VSS等电源引脚，介绍了各电源的电压范围和用途。

四、电气特性

（一）推荐工作电压

• 采用三电压或四电压供电方案，给出了SerDes模拟电源（VDDA）、SerDes模拟高压电源（VDDHA）、PLL模拟电源（VDDA18）、数字核心电源（VDD09）、数字IO电源（VDD18）的电压范围。

（二）PCle接口特性

• RX接口特性：包括Baud Rate（2.5 - 8 GBaud）、Analog input common mode voltage（0.30 - 0.70 V）、Analog input differential voltage（1200 mVppd）、Input Impedance（85 - 100 Ohm）等参数。
• TX接口特性：包括Baud Rate（2.5 - 8 GBaud）、Transmit Amplitude（400 - 950 mVppd）、Transmit Rising/Fall Time（8 - 17.5 ps）、Output Impedance（80 - 100 Ohm）等参数。

（三）PCle参考时钟要求

• 频率为100 MHz，给出了RCUI、Duty Cycle、$T_R/T_F$、FT、$Z_{C-DC}$、VSE-min、VSE-max、VSE-CM、VDIFF等参数及其取值范围，同时给出了单端和差分参考时钟信号的示意图。

五、外设接口时序

（一）JTAG接口时序

• 给出了JTAG接口时序参数，包括JTAG Cycle Time（50 ns）、Input Setup Time（10 ns）、Input Hold Time（10 ns）、Output delay time（从JTAG clock下降沿测量为20 ns）。

（二）I2C接口时序

• 介绍了标准模式（400KHz）下I2C接口时序参数，如tSCL(H)、tSCL(L)、SU(SDA)、tH(SDA)等。

（三）SPI Master接口时序

• WL-G4048集成SPI Master接口（SPIM_*）访问EEPROM，默认SCLK工作在5MHz，给出了SPI接口时序参数，如SCK clock frequency（5 MHz）、SCK clock high/low time、Data output valid time、Data input setup/hold time等。

六、封装信息

（一）机械参数

• 封装类型为FC-BGA，1024引脚，封装尺寸为27mm*27mm，引脚间距0.8mm，球径0.4mm（Type）。

（二）丝印信息

• 略。

（三）封装尺寸

• 略。