【RISC-V CPU debug 专栏 4.1 -- RISCV CSR C 内嵌汇编访问介绍】
文章目录
-
- Overview
- 1. 关键系统寄存器及中断使能位
-
- (1) mstatus（Machine Status Register）
- (2) mie（Machine Interrupt Enable Register）
- (3) mip（Machine Interrupt Pending Register）
- 2. 使用 C 内嵌汇编配置中断使能
-
- (1) 使能 M-mode 全局中断（设置 mstatus.MIE）
- (2) 使能特定中断（设置 mie 寄存器）
- (3) 禁用中断
- 3. 使用 C 内嵌汇编读取中断状态
-
- (1) 检查 mstatus.MIE 是否使能
- (2) 检查 mie 是否使能特定中断
- 4. 完整示例：使能定时器中断并检查状态
Overview
在 RISC-V 架构中，M-mode（Machine Mode） 是最高特权级别，负责处理系统底层操作，包括中断和异常。要使能 M-mode 下的中断，需要配置以下关键系统寄存器：
1. 关键系统寄存器及中断使能位
(1) mstatus（Machine Status Register）
**作用：**控制全局中断使能。
相关位：
MIE（Machine Interrupt Enable, bit 3）：
- 1：允许 M-mode 中断。
- 0：禁止 M-mode 中断。
其他相关位：
- MPIE（Machine Previous Interrupt Enable, bit 7）：保存进入异常/中断前的 MIE 状态。
- MPP（Machine Previous Privilege, bits 12:11）：保存进入异