FPGA的LVDS接口电压
在Xilinx Artix-7 (XC7A) 系列FPGA中，LVDS接口的电压取决于所使用的I/O Bank类型和配置，而不是一个固定值。
一、核心电压规格
| I/O Bank类型 | 支持的LVDS标准 | VCCO电压要求 | 说明 |
|---|---|---|---|
| HP Bank (高性能) | LVDS Mini-LVDS | 1.8V | 这是最主要的使用方式，支持最高性能的LVDS |
| HR Bank (高范围) | LVDS_25 | 2.5V | 用于兼容传统设计，性能相对较低 |
关键点：
同一FPGA中可能同时包含HP Bank和HR Bank。
必须将Bank的VCCO电源电压设置为对应LVDS标准要求的电压。
错误的VCCO电压会导致接口无法正常工作或损坏。
二、官方文档来源
1. 主要参考文档
《7 Series FPGAs SelectIO Resources User Guide》(UG471)
重点章节：Chapter 3: "SelectIO Electrical Characteristics"
具体章节：
Table 3-1: I/O Standards Supported by HP I/O Banks
Table 3-2: I/O Standards Supported by HR I/O Banks
Section: "LVDS and Mini-LVDS"
2. 辅助参考文档
《7 Series FPGAs Packaging and Pinout Specification》(UG475)
用于确定具体器件的哪些Bank是HP Bank，哪些是HR Bank。
《Artix-7 FPGAs Data Sheet: DC and AC Switching Characteristics》(DS181)
提供具体的时序和电气参数。
3. 设计工具验证
在Vivado中创建工程后，通过以下方式验证：
I/O Planning视图
生成约束文件时检查I/O标准兼容性
三、实际设计示例
以XC7A35T-2FGG484I为例：
查看Bank类型（通过UG475）：
Bank 13, 14, 15, 16, 33, 34 → HP Banks
Bank 11, 12, 35 → HR Banks
配置LVDS：
如果在Bank 13使用LVDS：
设置该Bank的VCCO = 1.8V
在约束文件中指定：
set_property IOSTANDARD LVDS [get_ports {my_lvds_port}]
如果在Bank 11使用LVDS：
设置该Bank的VCCO = 2.5V
在约束文件中指定：
set_property IOSTANDARD LVDS_25 [get_ports {my_lvds_port}]
四、重要设计注意事项
1. 电源设计
每个Bank的VCCO必须独立供电，并严格符合电压要求。
使用精度较高的电源（如LDO或高性能DC-DC），纹波<2%。
2. 端接匹配
LVDS差分对通常需要100Ω端接电阻：
位置：靠近接收端
精度：1%以内
3. 常见错误
错误：在HP Bank使用LVDS_25标准，或在HR Bank使用LVDS标准。
结果：Vivado会报错，或硬件无法正常工作。
现象：链路训练失败、高误码率、无信号输出。
五、性能对比
| 参数 | HP Bank (1.8V LVDS) | HR Bank (2.5V LVDS_25) |
|---|---|---|
| 最大速率 | 高达1.25 Gbps | 约600 Mbps |
| 功耗 | 较低 | 较高 |
| 兼容性 | 需要1.8V系统 | 兼容传统2.5V系统 |
总结
XC7A系列FPGA的LVDS电压不是固定的，取决于使用的Bank类型。
HP Bank：使用LVDS标准，需要1.8V VCCO。
HR Bank：使用LVDS_25标准，需要2.5V VCCO。
官方文档：主要参考UG471，辅助参考UG475和DS181。
设计时必须在Vivado中正确设置I/O标准和电压，否则无法正常工作。
建议：在新设计中优先使用HP Bank的1.8V LVDS，以获得更好的性能和功耗特性。