学习笔记：于博士SI揭秘实记第一章 概述
1. 什么是信号完整性
广义上，信号完整性包括由于互联、电源、器件等引起的所有信号质量及延时等问题。
在高速电路中，信号完整性问题必须受到重视，否则失效的风险将大大增加。常见的信号完整性问题有数据波形畸变、时钟波形畸变、眼图模糊等，这些问题会影响数据的正常接收。
该图是一个一发多收互连结构中一个接收器接收到的信号波形，尽管还能大致看出哪个是“0”哪个是“1”，但是信号波形有很严重的畸变，信号边沿不单调使信号超过高电平门限的时间窗口减小，在信号速率很高时可能产生时序问题
该图是点对点时钟信号经过5英寸长互连线后，接收芯片接收到的时钟波形，上升边沿不单调，对于上升沿触发采样的电路来说，这个时钟信号波形有可能导致对同一个数据的二次采样，最终可能造成电路逻辑功能的混乱。
是一个3.25G差分信号由于电源不稳定而引起的接收端眼图模糊，这会造成信号传输的误码率大大增加。这些例子都是信号完整性问题。
2. SI问题根源
主要根源是信号上升时间减小了。上升时间T越小，信号中包含的高频成分就越多，高频分量和通道间相互作用就可能使信号产生严重的畸变。
比较了相同的互连电路中上升时间分别为500ps和2ns时的信号波形，500ps上升时间的信号振铃更加严重。
而 T减小的原因有三点：
- 是芯片工艺改进，晶体管沟道长度缩短。晶体管沟道长度大大缩短，晶体管开关时间更短，这也意味着信号上升时间的缩短；
- 是为降低成本。芯片制造厂商为了降低成本、提高产量，采用标准化的生产方法，即使是时钟速率很低的器件也可能采用先进的生产工艺加工，这直接导致了低速的信号也可能产生严重的信号完整性问题。
- 是时钟频率增加，高速信号传输速率提高。时钟频率的提高使可用时间窗口缩短，对噪声的容忍度下降，同样的噪声在低速电路中可能不会出现问题，但在高速电路中可能就会产生很大影响，信号完整性问题就更容易突显出来。
3. 新的设计方法
- 掌握信号完整性问题的相关知识。
- 系统设计阶段采用规避信号完整性风险的设计方案，搭建稳健的系统构架。
- 对目标电路板上的信号进行分类，识别潜在的SI风险，确定SI设计的总体原则。
- 在原理图阶段，按照一定的方法对部分问题提前进行SI设计。
- PCB布线阶段使用仿真工具量化信号的各项性能指标，制定详细SI设计规则。
- PCB布线结束后使用仿真工具验证信号电源等网络的各项性能指标，并适当修改。
4. SI设计难点
影响因素复杂：很多因素都会影响信号质量的各种特性：幅度，噪声，边沿，延时等。SI 设计的影响因素众多且相互依赖、相互影响，设计时需要反复权衡并进行系统化考虑。
5. 阐述对SI的误区
总结作者的设计观念和理念：
- 误区1：认为只要跟着设计流程做，就可以做好SI设计
- 误区2：没有针对性，不分轻重.
- 误区3：盲从于设计规则
很容易就可以找到一大堆的设计规则：高速信号串接33Ω的电阻、时钟信号走内层、避免直角走线、间距满足3W原则、使用20H原则处理电地平面、芯片每个电源引脚加一个0.1μF电容等。
- 误区4：不重视量化评估
在SI设计中量化评估非常重要，仿真应该成为一种习惯，融入到电路设计中
- 误区5：片面追求解决个别问题，忽视其他问题
时序设计中的等长问题是一个典型的例子，如果对等长要求过于严格，布线的时候必须反复绕线才能满足等长要求。结果走线非常密集，增加了很多可以避免的串扰风险。在一些低成本的电路板上，很多信号线都走在表层，远端串扰非常大，串扰带来的延时不确定性远高于走线不等长的影响，这种做法可能得不偿失。走线等长要求最终还是为了调整信号的延时，所有影响信号延时的因素要放在一起综合考虑，不能只关注走线长度这一个因素。
6. 经验法则
经验法则（rule of thumb）是一种可以广泛应用于多种情况下的原则或方法。在SI设计中，经验法则用于粗略估计某种参数或指定设计中应该遵循的原则。比如，FR4板材上信号的衰减大约为0.1dB/inch/GHz，这种经验法则可以在设计之前快速粗略地估计信号可能有多大的衰减。再比如，走线之间间距应满足3W原则，这是一种设计原则。
经验法则具有一定普适性，但随着信号数据提升，部分法则不再适用，甚至可能带来新风险，因此要具体问题具体分析。
7. SI设计与仿真
作者观点：
- 仿真可以降低设计风险，前提是正确仿真并正确解读仿真结果。
- 仿真应该变成一种习惯，但应清楚它只是设计手段的一种，而不是全部。
- 不要把仿真变成简单的软件操作，要用SI设计的思想赋予仿真更多的内涵。
- 不要把仿真变成简单的软件操作，要用SI设计的思想赋予仿真更多的内涵。
- 去支配仿真工具，不要被仿真工具支配。
8. SI设计的特点
同的工程有不同的设计重点，要根据具体的工程进行有针对性的SI设计，所以SI设计是个性化的。
比如，对于局部总线，关注的仅仅是信号本身的质量，对反射、串扰、电源滤波等几个方面简单的设计就能让电路正常工作。
高速同步总线（如DDR）中，只关注反射串扰电源等基本问题还不够。信号波形本身质量好，不能保证电路正常工作，还需要满足时序要求。时钟频率很高时，设计的重点应落在总线的时序上，改善信号本身质量的目的最终还是为了满足时序要求。
在时钟电路中，设计的重点在于保证时钟边沿的单调性、时钟频谱的纯净度、时钟的抖动等性能指标，所采取的措施都应该为这些目的服务。
9. 基础很重要
信号完整性中，描述各种现象的名词很多，如
振铃、上冲、下冲、过冲、串扰、
共阻抗、共模、电感、回路电感、
单位长度电感、回路面积、容性负载、
寄生电容、衰减、损耗、谐振、反射、地弹、
阻抗突变、残桩、模态转换、抖动、误码率
要理解这些名词，需要掌握坚实的基础。有了基础，这个问题就会有一个清晰的脉络，遇到问题就不会无所适从。