一、LDO核心性能指标解析
- 压差（Dropout Voltage）
- 定义：维持稳压的最小输入输出电压差（如0.3V）。
- 影响：压差越小，效率越高（尤其在低电压差场景）。例如，从3.6转3.3V时，压差0.3V的LDO效率为91.7%（3.3/3.6×100%），而压差1V的LDO效率仅76.7%（3.3/4.3×100%）。多余的能量转化为热能，因此LDO的散热要求比较高。
- 选型建议：电池供电设备优先选超低压差LDO（如LP5907，压差仅90mV@1A）。
- 静态电流（IQ）
- 定义：无负载时LDO自身消耗的电流（如10μA）。
- 影响：轻载时静态电流占比高，降低效率。例如，智能手表待机时输出电流100μA，若IQ=50μA，则功耗50%由静态电流贡献。
- 选型建议：常处于轻载状态的设备选超低IQ LDO（如TPS7A03，IQ=25nA）。
- 电源抑制比（PSRR）
- 定义：抑制输入纹波的能力（如68dB@1kHz）。
- 影响：PSRR越高，输出电压越纯净。例如，为ADC供电时，高PSRR（>60dB@100kHz）可避免噪声干扰采样精度。
- 选型建议：敏感模拟电路（如射频、音频）选高PSRR LDO（如LP3878，PSRR=80dB@10kHz）。
- 负载瞬态响应
- 定义：负载突变时输出电压的恢复速度（如1A→0A，恢复时间<10μs）。
- 影响：瞬态响应差会导致数字电路复位或模拟信号失真。例如，MCU启动时电流从0A突增至1A，若LDO恢复时间>50μs，可能触发看门狗复位。
- 优化方法：增大输出电容（如10μF陶瓷电容+100μF钽电容）或选高带宽LDO（如TLV755P，带宽1MHz）。
二、LDO典型问题与解决方案
- 输入电压不足导致输出跌落
- 案例：某设备用TPS7A30（压差0.3V）从3.6V转3.3V，负载电流增大时输入电压跌至3.3V，输出仅3.0V。
- 原因：输入电源内阻导致压降，实际压差为0V，LDO退出稳压区。
- 解决方案：改用压差更小的LDO（如LP2951，压差0.1V）或提高输入电压裕量（如输入≥3.9V）。
- 过热保护触发
- 案例：某产品用AMS1117-5.0从12V转5V，负载电流300mA，LDO严重发热并触发保护。
- 原因：功耗P=(12−5)×0.3=2.1W，TO-252封装θJA=60°C/W，温升2.1×60=126°C，远超结温上限（150°C）。
- 解决方案：改用开关电源（如Buck电路，效率90%）或增加预降压电阻（如串联10Ω/2W电阻，分担1.8W热量）。
- 输出振荡
- 案例：某LDO输出端接大容量低ESR陶瓷电容（如100μF X7R），导致环路稳定性变差，输出电压波动±5%。
- 原因：陶瓷电容ESR过低（<0.1Ω），相位裕度不足。
- 解决方案：并联1Ω电阻串联的10μF电容，或改用钽电容（ESR=0.5-1Ω）。
三、LDO工程实践注意事项
- 布线与电容配置
- 输入电容：靠近LDO放置（如0.1μF陶瓷电容），降低输入电压纹波。
- 输出电容：靠近负载放置（如10μF陶瓷电容+1μF钽电容），兼顾瞬态响应与稳定性。
- 避免环路：输入/输出电路走线避免形成环路，减少电磁干扰。
- 散热设计
- 功耗计算：P=(VIN−Vout)×Iout+Vin×IQ。
- 温升估算：TJ=TA+P×θJA。例如，SOT-23封装LDO（θJA=200°C/W）在TA=85°C时，输出电流250mA，压差1V，温升1×0.25×200=50°C，结温85+50=135°C（接近限值150°C）。
- 优化方法：选低θJA封装（如ESOP8，θJA=65°C/W）或增加散热铜箔。
- 保护电路设计
- 过流保护：选带限流功能的LDO（如LP38691，限流1.5A）。
- 反向电流保护：在输出端加肖特基二极管，防止输入电压低于输出时电流倒灌。
- 软启动：选带软启动功能的LDO（如TLV704，启动时间5ms），避免上电冲击。
四、LDO选型决策树
- 输入输出电压差：
- 若Vin−Vout<0.5V，选超低压差LDO（如LP5907）。
- 若$V_{in}-V_{out}>2V\，考虑开关电源+LDO后级稳压（兼顾效率与噪声）。
- 负载电流：
- 若(I_{out}<100mA$，选SOT-23封装LDO（如LP2985）。
- 若Iout>1A，选DFN/QFN封装LDO（如LP3878）或开关电源。
- 应用场景：
- 敏感模拟电路：选高PSRR LDO（如LP3878）。
- 电池供电设备：选超低IQ LDO（如TPS7A03）。
- 大电流瞬态负载：选高带宽LDO（如TLV755P）或增加输出电容。
