当前位置: 首页 > news >正文

飞腾D2000与FPGA结合的主板

    UD VPX-404是基于高速模拟/数字采集回放、FPGA信号实时处理、CPU主控、高速SSD实时存储架构开发的一款高度集成的信号处理组合模块,采用6U VPX架构,模块装上外壳即为独立整机,方便用户二次开发。

   UD VPX-404模块的国产率可达到100%,这一组合模块可完成高速ADC/光纤信号的实时采集、实时处理、实时存储、DAC/光纤实时回放,用户也可对FPGA进行二次开发、也可调用上位机API库完成界面的开发。

   模块采用飞腾的CPU、复旦微的FPGA和SSD盘,实时存储的读写带宽为4.8GB/s,存储容量支持8TB/16TB/32TB/64TB配置(国产版本最大容量为32TB),并且内部采用标准文件管理方式,可通过千兆/万兆网口提供FTP或网盘访问功能。

  搭建存储平台,只需要1张主控板+1张存储板即可。主控板的原理框图如下:

操作系统支持麒麟V10和 ubantu18.04。

主控板 也可以作为690T的VPX信号处理板用。

相关文章:

  • FPGA纯verilog实现MIPI-DSI视频编码输出,提供工程源码和技术支持
  • proteus美观与偏好设置
  • 鲲鹏Arm+麒麟V10 K8s 离线部署教程
  • git下载和安装(完整版)
  • 【Docker项目实战篇】Docker部署PDF查看器PdfDing
  • 【Dv3Admin】工具权限配置文件解析
  • 机器学习:欠拟合、过拟合、正则化
  • Qt -使用OpenCV得到SDF
  • MacOS安装Docker Desktop并汉化
  • [001]从操作系统层面看锁的逻辑
  • 【大模型面试每日一题】Day 33:深度解析GPT-3与PaLM的规模扩展差异及影响
  • 有机黑鸡蛋与普通鸡蛋:差异剖析与选购指南
  • 《Effective Python》第六章 推导式和生成器——避免在推导式中使用超过两个控制子表达式
  • Compose原理 - 整体架构与主流程
  • 基于Python学习《Head First设计模式》 第一章 策略模式
  • 2025年全国青少年信息素养大赛复赛C++算法创意实践挑战赛真题模拟强化训练(试卷3:共计6题带解析)
  • stm32——SPI协议
  • JDK21深度解密 Day 8:Spring Boot 3与虚拟线程整合
  • JVM 核心组件深度解析:堆、方法区、执行引擎与本地方法接口
  • 【课堂笔记】标签传播算法Label Propagation Algorithm(LPA)
  • 网站建设修饰商品/网站建设与网页设计制作
  • 什么网站可以做长图/如何策划一个营销方案
  • 国外域名抢注网站/好用的网站推荐
  • 如何给wordpress添加一张网站背景/在线磁力搜索神器
  • 外贸饰品网站/微信推广软件哪个好
  • 网站建设技术员/html网页制作代码大全