当前位置：首页 > news >正文

数字电子技术基础（四十三）——加法器

news 2025/9/6 10:56:08

1 一位加法器

1.1 半加器

1.2 全加器

2 多位加法器

2.1 多位加法器简介

2.1.1 串行进位加法器

`2.1.2 超前进位加法器

2.2 使用Digital软件来实现多位加法器。

3 74HC283芯片介绍

1 一位加法器

1.1 半加器

半加器是实现两个1位二进制进行相加，并且输出这两个数的和以及进位的数字电路。半加器不需要考虑低位的进位。

考虑如何用电路来实现1位加法。输入的是有两个数为二进制数A、B，它们的和为1位二进制数S，如果产生进位为二进制C，那么存在如下枚举：

如果A=0、B=0，则S=0。
如果A=0、B=1，则S=1。
如何A=1、B=0，则S=1。
如何A=1、B=1，那么S=0，而产生一个进位CO=1。

真值表如下所示：

表1 半加器的真值表
A	B	S	CO
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

通过真值表可以判断半加器的逻辑式如下所示：

$S=A\bigoplus B$

$CO=AB$

半加器的符号形式为：

下面使用Digital软件来构建半加器。这个半加器电路会在之后的全加器电路中作为子电路，因此首首先点击文件选项栏中的新建子电路，半加器的电路图如下所示：

可以将这个半加器保存，作为之后全加器的使用的组件，保存示意图如下所示：

1.2 全加器

当多于1位的二进制数相加时，除了最低位以外，其他位置可能会有低位的进位，此时这个加法器被称为全加器。

如下所示为1位全加器的真值表：

表2 1位全加器的真值表
CI	A	B	S	CO
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

输出变量S卡诺图如下所示：

输出变量CO的卡诺图如下所示：

上图中是圈出卡诺图带1的项，另一种画法是圈出卡诺图中带0的项，如下所示：

输出变量S的逻辑式为：

$S=CI'.A'.B+CI'A.B'+CI.A.B+CI.A'.B'$

$=CI'(A\bigoplus B)+CI(A\bigoplus B)'$

$=CI\bigoplus A\bigoplus B$

输出变量C的逻辑式为：

$CO=CI'.A.B+CI'.A'.B+CI'.A.B'+CI'.A.B$

$=CI'.A.B+CI.A+CI.B$

$=CI'.A.B+CI(A+B)$

或者为：

$CO=(CI'A'.B'+CI'.A'B+CI'.A.B'+CI.A'.B')'$

$=(A'.B'+CI'.A'+CI.B')'$

$=(A'B'+CI'(A'+B'))'$

全加器的简化符号如下所示：

下面使用Digital软件模拟全加器，利用之前的半加器来构建全加器，电路图如下所示；

将其保存为全加器：

此电路可以作为多位加法器的子电路。

2 多位加法器

2.1 多位加法器简介

2.1.1 串行进位加法器

将加法器串联起来就是多位加法器。电路图如下所示：

串行加法器其核心原理是将多个全加器按位串联，依次处理每一位的相加和进位。每个全加器接收两个输入数的对应位及低位的进位信号，输出当前位的和并向高位传递进位。这种方式结构简单、硬件开销小，适用于低位宽和对速度要求不高的情况。

这种电路的优点为简单、复用性好，缺点为当输入发生变化时输出不可信， $t_{pd}$ （传播延迟）特别高， $t_{cd}$ （导通延迟）特别短。

`2.1.2 超前进位加法器

超前进位加法器是放弃了串行进位的方式，改用并行进位的一种加法器。与传统的串行加法器对比，显著减少了因为低位等待而产生的延迟，超前进位加法器适合大宽位的计算。

对于第i位的输出变量CO，可以表示为：

$CO_i=A_iB_i+(A_i+B_i)CI_i$

而 $CI_i$ 又可以写为：

$CI_i=A_{i-1}B_{i-1}+(A_{i-1}+B_{i-1})CI_{i-1}$

因此输出变量CO可以推为：

$CO_i=A_iB_i+(A_i+B_i)(A_{i-1}B_{i-1}+(A_{i-1}+B_{i-1})CI_{i-1})$

通过这种方式第i位的 $CO_i$ 可以用 $A_0\sim A_i$ 、 $B_0\sim B_1$ 和 $CI_1$ 来表示。

对于第i位的输出变量S，可以表示为：

$S=A_i\bigoplus B_i\bigoplus CI_i$

而 $CI_i$ 又可以写为：

$CI_i=A_{i-1}B_{i-1}+(A_{i-1}+B_{i-1})CI_{i-1}$

因此输出变量S可以推为：

$S=A_i\bigoplus B_i\bigoplus( A_{i-1}B_{i-1}+(A_{i-1}+B_{i-1})CI_{i-1})$

通过这种方式第i位的S可以用 $A_0\sim A_i$ 、 $B_0\sim B_1$ 和 $CI_1$ 来表示。

对于四位二进制的超前进位加法器的实例：

$i=0:CI_0=0$

$S_0=A_0\bigoplus B_0\bigoplus CI_0$

$CO_0=A_0B_0+(A_0+B_0)CI_0$

$i=1:CI_1=CO_0$

$CO_1=A_1B_1+(A_1+B_1)CO_0$

$=A_1B_1+(A_1+B_1)(A_0B_0+(A_0+B_0)CI_0)$

$S_1=A_i\bigoplus B_i\bigoplus CO_0$

$=A_1\bigoplus B_1\bigoplus (A_0B_0+(A_0+B_0)CI_0)$

$i=2:CI_2=CO_1$

$=A_1B_1+(A_1+B_1)(A_0B_0+(A_0+B_0)C I_0)$

$CO_2=A_2B_2+(A_2+B_2)CI_2$

$=A_2B_2+(A_2+B_2)(A_1B_1+(A_1+B_1)(A_0B_0+(A_0+B_0)CI_0))$

$S_2=A_2\bigoplus B_2\bigoplus CI_2$

$=A_2\bigoplus B_2\bigoplus (A_1B_1+(A_1+B_1)((A_0B_0)+(A_0+B_0)C_0))$

$i_3$ 、 $CO_3$ 和 $S_3$ 可以依次推出，这里省略。

由上面的计算结果可以看到，使用这种超前进位的加法器相对于串行进位的加法器来说，显著提升了电路的复杂程度，但是两个加数送到输入端到完成加法运算只需要三级门电路的传输延迟时间，从而获得进位输出信号仅需要一级反相器和一级与非门的传输延迟时间。

2.2 使用Digital软件来实现多位加法器。

在Digital软件实现多位加法器，一共有两个输入变量A和B以及输出变量S，这里输入变量CI和输出变量CO统一使用C来表示。

可以使用分裂器/合并器来实现输入和输出，例如对于四位变量A，如下所示：

将输入A连接分裂器/合并器，并且如下设置：

设置之后如下所示：

在电路中，使用分裂器/合并器来完成四位的输入与输出，只需将输入信号的输入分割设置为4，然后将输出分割设置为1,1,1,1，这样设置的目的是输入的十进制转换为对应的二进制数的输入。需要主要的是与输出信号S相连的分裂器/合并器与输入信号的输入分割、输出分割是相反的，输出信号S的输入分割为1,1,1,1，输出分割为4，如下所示：