建设部网站网站备案前置审批
PCIe Gen6 PAM4的功耗相比Gen5 NRZ增加了多少
摘要：下面的数字取自多家 7 nm–5 nm 工艺下高性能 SerDes IP 的典型公开数据，实际还要看具体工艺、架构、供电电压等。下面给出一个“中等偏高”设计的大致对比，以说明 PAM4 相比 NRZ 在符号率翻倍之余引入的额外功耗开销。
| 项目 | Gen5 NRZ @32 GT/s | Gen6 PAM4 @64 Gbaud | 增幅（倍） |
|---|---|---|---|
| 模拟 Tx (驱动) | 120 mW/通道 | 200 mW/通道 | ×1.7 |
| 模拟 Rx (切片) | 120 mW/通道 | 200 mW/通道 | ×1.7 |
| DFE／CTLE 等数字均衡 | 50 mW/通道 | 100 mW/通道 | ×2.0 |
| FEC 编／解码 | — | 200 mW/通道 | — |
| 合计 | ≈ 290 mW/通道 | ≈ 700 mW/通道 | ≈ ×2.4 |
-
符号率翻倍（32 → 64 Gbaud）：
– 动态开销 Pdyn ∝ C·V²·f，符号率 f 翻倍，RX/TX 的模拟/数字功耗大致跟着翻倍。 -
四电平驱动/接收：
– TX 端要在同一带宽里驱动四个电平，需要更复杂的 DAC 结构；
– RX 端用 3 个阈值比较器（+更深 DFE），也比 NRZ 的单阈值耗电多。 -
强制 FEC（RS‐FEC Type1）：
– 发送端要做 Reed‐Solomon 编码，接收端做解码、纠错和重组，数字逻辑约 200 mW/通道。 -
协议编码开销不变：
– 仍是 128b/130b，协议层功耗很小，主要增长都在 PHY。 -
总体趋势：
– Gen5 → 每通道≈ 250–350 mW；
– Gen6 → 每通道≈ 650–800 mW；
– 增幅约 2× – 2.5×。
在×16 Lane 的情况下，Gen5 全通道典型~5 W，Gen6 则上升到 ~11 – 13 W。设计时要额外考虑 PHY 电源、PCB 散热、供电网络稳定性等。