当前位置: 首页 > wzjs >正文

网站 禁止查看源码电子商务平台经营者有哪些

网站 禁止查看源码,电子商务平台经营者有哪些,微信推广赚钱,网络推广员要怎么做1. 设计约束 设计约束主要分为物理约束和时序约束。 物理约束主要包括I/O接口约束(如引脚分配、电平标准设定等物理属性的约束)、布局约束、布线约束以及配置约束。 时序约束是FPGA内部的各种逻辑或走线的延时,反应系统的频率和速度的约束…

1. 设计约束

设计约束主要分为物理约束和时序约束。

物理约束主要包括I/O接口约束(如引脚分配、电平标准设定等物理属性的约束)、布局约束、布线约束以及配置约束。

时序约束是FPGA内部的各种逻辑或走线的延时,反应系统的频率和速度的约束。

2. 物理约束

在Vivado中,物理约束通常是在*_pins.xdc文件实现,这也是推荐的使用方法。

FUXI软件有专用的IO GUI界面,暂不支持手动编译。点击IO Editor,如下图所示。

注意:和Vivado类似,需要先完成Systhesize。

软件会打开*.aoc文件,根据硬件设计选择Pin Name,IO Standard等。

*.aoc文件内容:

<?xml version="1.0" encoding="UTF-8"?>
<aoc version="2.3" device="P2P50N0V324-M4H1C7"><ioConstraint><IO signal_name="sys_osc_clk" pad_name="io16_dmux5_clk0" location="IO16_GCLK0_0" pin_no="L4" inst_name="io_sys_osc_clk_inst" direction="input" operation_mode="clock"/><IO signal_name="sys_rst_n" pad_name="io30_busyout" location="IO30_BUSYOUT_0" pin_no="R1" inst_name="io_sys_rst_n_inst" direction="input" operation_mode="normal"/><IO signal_name="uart0_rx" pad_name="io32_lcsn" location="IO32_LCSN_0" pin_no="R2" inst_name="io_uart0_rx_inst" direction="input" operation_mode="normal"/><IO signal_name="uart0_tx" pad_name="io36_d6_dmux10" location="IO36_D6_0" pin_no="V2" inst_name="io_uart0_tx_inst" direction="output" operation_mode="normal"/></ioConstraint>
</aoc>

3. 时序约束

在Vivado中,物理约束通常是在*_timing.xdc文件实现,这也是推荐的使用方法。

FUXI软件有专用的Timing Contrains GUI界面,不推荐手动编译。点击Timing Contrains Editor,如下图所示。

从上图可以看到,已经包含业界常使用的约束命令。

*.sdc文件内容:

create_clock -period 50 -name {sys_osc_clk} [get_ports {sys_osc_clk}]
create_clock -period 10 -name {u_pll_v1_pll_u0/CO0} [get_pins {u_pll_v1_pll_u0/CO0}]
create_clock -period 5 -name {u_pll_v1_pll_u0/CO1} [get_pins {u_pll_v1_pll_u0/CO1}]
set_false_path -from [get_clocks {sys_osc_clk}] -to [get_clocks {u_pll_v1_pll_u0/CO0}]
set_false_path -from [get_clocks {sys_osc_clk}] -to [get_clocks {u_pll_v1_pll_u0/CO1}]
set_false_path -from [get_clocks {u_pll_v1_pll_u0/CO0}] -to [get_clocks {sys_osc_clk}]
set_false_path -from [get_clocks {u_pll_v1_pll_u0/CO1}] -to [get_clocks {sys_osc_clk}]

4. 时序分析

先运行Run Timing,完成后点击Timing Analysis分析时序报告。

小结:

时序约束通常可以分为以下4个主要步骤:

始终约束(Create Clock)->输入/输出接口约束(Input/Output Delay,I/O约束)、时钟分组和跨时钟约束(Clock Group and CDC)、时钟例外约束(Timing Exceptions)。

注意:必选要正确的梳理时钟树。

http://www.dtcms.com/wzjs/595619.html

相关文章:

  • 什么网站做的好看网站收录少了
  • 美团如何进行网站的建设和维护做网站微信朋友圈应该怎么发
  • 常州网站建设制作工作室网页游戏排行榜电脑
  • 自己做网站能否赚钱6ipfs做网站
  • 网站权重有什么用宁波有哪家公司做网站的
  • phpcms学校网站模板南宁经典网站建设
  • 西安新能源网站建设大连手机自适应网站制作价格
  • 深圳龙华属于宝安区吗seo效果分析
  • 做公司网站需要多少钱徐州市建设局交易网站
  • 如何上传程序到网站空间山东做网站的公司有哪些
  • 审美网站网站运营的提成方案怎么做
  • 网站关于我们页面设计wordpress加音乐
  • 目前做定制产品的网站成都学校网站建
  • 深圳网站制作台wordpress 修改版本号
  • 合肥模板网站建设软件图片在线制作视频
  • 国内哪个推广网站做的好wordpress 整容模板
  • 企信网企业信用信息系统贵州seo收录排名
  • 注册网站安全吗wordpress图片批量上传插件下载
  • 陕西省城乡建设厅官方网站百度官网登录
  • 慈溪公司做网站深圳市宝安区松岗街道邮政编码
  • 贵州国龙翔建设有限公司网站wordpress设置邮件发送
  • 深圳网站建设的服务怎么样上海搬家公司收费价目表2021
  • 建设电商网站的电商网站开发的背景及意义
  • 军事网站模板代理注册公司需要什么资料
  • 上海企业招聘信息发布平台南宁seo做法价格
  • 成安企业做网站推广自己怎么建个优惠网站
  • 自己做的网站安全吗seo优化工具有哪些
  • 网站创建器百度开放云平台
  • 拼团手机网站开发拉销智能模板建站系统
  • seo综合查询网站源码免费发布网站建设的平台