组合逻辑和时序逻辑
组合逻辑
定义
组合逻辑电路是一种输出只取决于当前输入值的电路，即电路的输出状态仅由当前时刻的输入信号组合决定，与电路过去的状态无关。
特点
- 无记忆功能：组合逻辑电路不具备存储信息的能力，它不会记住之前的输入情况。每次输入信号发生变化，输出会立即根据新的输入组合产生相应的结果。
- 即时响应：输出信号会随着输入信号的变化而立即变化，不存在延迟（在理想情况下），但在实际电路中，由于门电路的传输延迟，会存在一定的响应时间。
电路结构
主要由逻辑门（如与门、或门、非门、与非门、或非门等）组合而成。通过不同逻辑门的连接和组合，可以实现各种复杂的逻辑功能，如加法器、译码器、编码器等。
时序逻辑
定义
时序逻辑电路的输出不仅取决于当前的输入值，还与电路过去的状态有关。也就是说，时序逻辑电路具有记忆功能，能够存储之前的输入信息，并在后续的操作中使用这些信息。
特点
- 有记忆功能：通过使用存储元件（如触发器、锁存器等）来保存电路的状态，使得电路能够记住过去的输入情况。
- 时钟信号控制：时序逻辑电路通常需要一个时钟信号来同步电路的操作。时钟信号决定了电路状态的更新时刻，只有在时钟信号的特定边沿（上升沿或下降沿）到来时，电路的状态才会发生变化。
电路结构
由组合逻辑电路和存储元件组成。组合逻辑电路用于处理输入信号和当前的状态信息，产生输出信号和下一个状态的控制信号；存储元件用于存储电路的状态。常见的时序逻辑电路有计数器、寄存器、移位寄存器等。