当前位置：首页 > news >正文

打工人日报#20250924

news 2025/9/25 14:43:35

打工人日报#20250924

周三，五点就下班了，开心

知识点

通用型数字集成电路

通用型数字集成电路、专用集成电路和可编程逻辑器是数字电路领域中三种不同类型的集成电路，它们在定义、特点及应用场景等方面存在明显区别：
通用型数字集成电路

定义：通用型数字集成电路是指具有标准逻辑功能、可在多种不同数字系统中广泛应用的集成电路。这类电路设计初衷并非针对特定应用，而是提供一系列通用逻辑功能，满足各类常见数字电路设计需求。
特点：
功能通用性：例如常见的 74 系列逻辑门芯片（与门、或门、非门等），以及计数器、寄存器等，可实现基本逻辑运算和数据存储、处理功能，广泛应用于不同数字电路。
标准化：具有标准的引脚排列、电气特性和逻辑功能定义，便于不同电路系统使用和集成，工程师无需重新设计底层逻辑，降低设计难度和成本。
灵活性：可组合使用实现复杂逻辑功能，像用多个 74 系列逻辑门搭建简单算术运算电路。但相比可编程逻辑器，其灵活性局限于不同芯片组合，无法通过编程改变芯片内部逻辑结构。
应用场景：适用于教学实验、简单数字电路设计（如小型控制电路、显示驱动电路），以及对成本敏感、功能需求简单且标准化的产品，因其成熟度高、价格低廉，可快速搭建电路原型。

专用集成电路（ASIC）

定义：专用集成电路是为特定应用或特定功能专门设计制造的集成电路。从电路设计到芯片制造全过程，均围绕满足特定需求展开，旨在实现特定功能的最优化。
特点：
针对性强：例如手机中的基带芯片，专为处理无线通信信号、实现通信协议设计；图像传感器处理芯片，专注图像数据处理和优化。
高性能与低功耗：针对特定功能优化电路结构和工艺，能实现高性能和低功耗。如人工智能加速芯片，通过优化矩阵运算电路结构，在快速处理大量数据同时降低功耗。
成本较高：设计和制造需投入大量人力、物力和时间，前期研发成本高，适合大规模生产分摊成本，若产量低，单位成本会大幅增加。
设计周期长：涉及复杂电路设计、版图设计、流片制造等多环节，需与芯片制造厂商紧密合作，设计周期可能长达数月至数年。
应用场景：广泛应用于对性能、功耗、尺寸要求严格且需求量大的产品，如消费电子（手机、平板电脑）、汽车电子（自动驾驶芯片、车载多媒体芯片）、通信设备（基站芯片）等领域。

可编程逻辑器（PLD）

定义：可编程逻辑器是一种可由用户通过编程配置逻辑功能的集成电路。用户根据需求，利用硬件描述语言或编程工具对其编程，改变内部逻辑结构和连接关系，实现特定数字逻辑功能。
特点：
灵活性高：无需改变硬件电路，通过编程实现不同逻辑功能，适用于产品开发不同阶段需求变更，可快速验证设计思路。
开发周期短：相比 ASIC，利用预定义逻辑单元和可编程互连资源，开发流程简单，可快速实现功能，缩短产品上市时间。
可重复编程：支持多次编程擦除，便于调试纠错和功能升级，产品后期维护和改进方便。
集成度范围广：从简单小规模逻辑到大规模复杂系统均可实现，如简单可编程逻辑器件实现基本逻辑功能，现场可编程门阵列（FPGA）集成度高，可实现复杂数字信号处理、图像处理等功能。
应用场景：常用于科研项目、产品原型开发，快速验证设计方案；小批量定制产品生产，降低成本；也用于对灵活性要求高、功能需动态调整的系统，如通信系统中协议升级、工业控制系统中控制逻辑变更等场景。

在这里插入图片描述

SPLD

SPLD（简单可编程逻辑器件）中的 PLA（可编程逻辑阵列）、PAL（可编程阵列逻辑）和 GAL（通用阵列逻辑），以及 CPLD（复杂可编程逻辑器件）和 FPGA（现场可编程门阵列），都是数字电路设计中常用的可编程逻辑器件，

PLA（可编程逻辑阵列）

定义：PLA 是一种早期的可编程逻辑器件，其结构包含可编程的与阵列和可编程的或阵列，可通过编程实现各种组合逻辑功能。
结构特点：与阵列和或阵列均可编程，允许实现复杂的逻辑函数。输入变量经过与阵列产生乘积项，这些乘积项再经过或阵列组合，生成最终的输出。然而，这种双重可编程结构增加了芯片的复杂度和成本。
应用场景：主要用于实现简单的组合逻辑电路，如编码器、译码器、状态机等。但由于其编程灵活性有限且成本较高，随着技术发展，逐渐被其他可编程逻辑器件取代。

PAL（可编程阵列逻辑）

定义：PAL 也是一种可编程逻辑器件，它由可编程的与阵列和固定的或阵列组成。
结构特点：与阵列可编程，用于生成乘积项；或阵列固定，将与阵列产生的乘积项进行固定组合。这种结构相对 PLA 更为简单，成本较低。但由于或阵列固定，其逻辑功能的灵活性不如 PLA。
应用场景：适用于实现一些较为简单且对成本敏感的数字逻辑功能，如简单的地址译码器、数据选择器等。

GAL（通用阵列逻辑）

定义：GAL 是在 PAL 基础上发展而来的可擦除、可编程逻辑器件，它采用了电可擦除的 CMOS 工艺（EECMOS），使得芯片可以多次编程。
结构特点：除了具备 PAL 的基本结构外，GAL 在输出部分增加了输出逻辑宏单元（OLMC）。OLMC 允许用户通过编程配置输出的逻辑功能和极性，大大提高了芯片的灵活性。此外，GAL 的可擦除特性使得开发调试更加方便。
应用场景：广泛应用于中小规模数字逻辑电路设计，如各种控制电路、接口电路等。它在一定程度上取代了 PAL，成为当时较为流行的可编程逻辑器件之一。

CPLD（复杂可编程逻辑器件）

定义：CPLD 是一种集成度较高的可编程逻辑器件，由多个逻辑块（类似于 SPLD）通过可编程互连资源连接而成，并具有可编程的 I/O 控制块。
结构特点：包含多个宏单元，每个宏单元类似于一个小型的 SPLD，具有自己的与阵列、或阵列和触发器等。宏单元之间通过可编程互连矩阵进行连接，这种结构使得 CPLD 能够实现较大规模的数字逻辑功能。CPLD 通常基于 EEPROM 或 Flash 工艺，掉电后编程信息不会丢失。
特点：
逻辑资源丰富：适合实现中等规模的数字逻辑系统，如数字信号处理、工业控制等领域的逻辑控制部分。
速度较快：由于其内部互连结构相对固定，信号传播延迟较小，因此工作速度较快。
保密性好：基于 EEPROM 或 Flash 工艺的编程方式，使得 CPLD 的编程信息不易被读取，具有较好的保密性。
应用场景：常用于对可靠性要求较高、逻辑规模适中且对速度有一定要求的系统中，如工业自动化控制、通信设备中的接口控制等。

FPGA（现场可编程门阵列）

定义：FPGA 是一种高度灵活的可编程逻辑器件，由大量的可编程逻辑单元（如查找表 LUT 和触发器）、可编程互连资源以及丰富的片上资源（如嵌入式存储器、数字信号处理模块等）组成。
结构特点：基本逻辑单元是查找表（LUT），通常为 4 - 6 输入的 LUT，可以实现任意的 n 输入逻辑函数。逻辑单元之间通过丰富的可编程互连资源进行连接，能够实现非常复杂的逻辑功能。FPGA 一般基于 SRAM 工艺，需要在每次上电时重新加载编程数据。
特点：
灵活性极高：能够实现各种复杂的数字逻辑功能，从简单的组合逻辑到完整的微处理器系统都可以在 FPGA 上实现。
集成度高：随着技术发展，FPGA 集成了越来越多的片上资源，如高速串行收发器（SERDES）、硬核处理器等，可满足不同应用场景的需求。
开发周期短：由于其高度的灵活性，适合快速原型开发和产品迭代。但基于 SRAM 工艺，每次上电需重新配置，且保密性相对较差。
应用场景：广泛应用于通信、图像处理、人工智能、军事等领域，如 5G 基站中的高速数据处理、深度学习加速器的硬件实现等。

在这里插入图片描述