基于20和28 nm FPGAs的实现多通道、低非线性时间到数字转换器
目录
摘要：
TDC时间分辨率
TDC的非线性
摘要：
本文在Xilinx 28 nm Virtex 7和20 nm超尺度场可编程门阵列（FPGAs）中提出了低非线性、紧凑的多通道时间到数字转换器（TDC）。提出的tdc集成了我们开发的几种创新方法： 1)子开发的延迟线平均拓扑；2)点击定时测试；3)直接补偿结构；4)混合校准方法。编码密度测试表明，所提出的tdc比以前报道的具有更好的线性性能。我们的方法在逻辑资源的消耗方面是具有成本效益的。为了证明这一点，我们在两个fpga中实现了96个通道tdc，使用了不到25%的逻辑资源。Virtex 7获得的最小显著位（LSB）为10.5 ps，超尺度fpga为5.0 ps。经过补偿和校准，σDNL =为0.01 LSB时，差分非线性（DNL）在[-0.05,0.08]LSB内，Virtex 7 FPGA的积分非线性在σINL =为0.04 LSB时在[-0.09,0.11]LSB内。DNL在σDNL=0.12,0.12,0.11]LSB内，INL在[-0.15,0.48]LSB内，σINL = 0.20 LSB现场可编程门阵列（FPGA）、多通道TDC、飞行时间、时间到数字转换器（TDC）。
转换器（TDC）是一种非常高精度的秒表。它们是许多电子系统和工业产品的关键组成部分，如全数字锁相环、飞行时间（ToF）质谱仪、用于机器人、自动驾驶车辆和太阳能光伏部署优化的[1]-[6]激光雷达或三维（3-D）测距设备[1]-[6]。TDCs还广泛应用于空间科学[7]、生物医学应用，如正电子发射断层扫