深入浅出IIC协议 - 从总线原理到FPGA实战开发 -- 第六篇：AXI4-Lite桥接设计
第六篇：AXI4-Lite桥接设计
副标题 ：打通软硬件壁垒——基于AXI总线的可复用I2C控制器设计实战
1. AXI4-Lite接口设计
1.1 AXI4-Lite信号解析
| 信号类型 | 关键信号线 | 功能描述 |
|---|---|---|
| 地址通道 | AWADDR[31:0] | 写地址 |
| ARADDR[31:0] | 读地址 | |
| 数据通道 | WDATA[31:0] | 写数据 |
| RDATA[31:0] | 读数据 | |
| 控制通道 | AWVALID/AWREADY | 写地址握手 |
| WVALID/WREADY | 写数据握手 | |
| 响应通道 | BRESP[1:0] | 写响应（OKAY/EXOKAY/SLVERR） |
1.2 状态机设计
- AXI-Lite主状态机 ：
1.3 寄存器映射策略
| 地址偏移 | 寄存器名称 | 读写属性 | 功能描述 |
|---|---|---|---|
| 0x00 | CTRL_REG | RW | 使能位/中断使能 |
| 0x04 | STATUS_REG | RO | 错误码/忙状态 |
| 0x08 | TX_DATA_REG | WO | 发送FIFO写入 |
| 0x0C | RX_DATA_REG | RO | 接收FIFO读取 |
| 0x10 | CLK_DIV_REG | RW | 时钟分频系数 |
2. Vivado IP封装流程
2.1 封装步骤
- 创建IP项目 ：
Tools -> Create and Package New IP - 添加AXI接口 ：
Add Bus Interface -> AXI4-Lite - 寄存器自动化 ：
Create Address Segments - 生成模板 ：
File -> Export -> Export IP
2.2 Tcl自动化脚本
tcl
# 创建AXI-Lite接口
ipx::create_abstraction_definition user.com i2c_axi_v1_0 [current_fileset]
ipx::create_bus_definition user.com axi4lite 1.0 [current_fileset] # 配置寄存器映射
ipx::add_register CTRL_REG $address_space
ipx::add_register_field ENABLE -bit_offset 0 -width 1
ipx::add_register_field INT_EN -bit_offset 1 -width 1
2.3 IP核验证
- ILA触发条件 ：
tcl
set_property TRIGGER_COMPARE_VALUE eq1 [get_probes u_ila/probe0]
- VIO交互测试 ：通过虚拟IO动态修改寄存器值
3. Zynq PS-PL协同案例
3.1 Linux驱动开发
- 设备树节点 ：
dts
i2c_axi: i2c_axi@43C00000 { compatible = "xlnx,i2c-axi-1.0"; reg = <0x43C00000 0x10000>; interrupts = <0 29 4>; clock-frequency = <400000>; };
- 驱动核心函数 ：
c
static int i2c_axi_transfer(struct i2c_adapter *adap, struct i2c_msg *msgs, int num) { // 映射寄存器 void __iomem *base = ioremap(0x43C00000, 0x1000); // 配置传输模式 iowrite32(ADDR_MODE_7BIT, base + CTRL_REG); // 触发DMA传输 ... }
3.2 用户空间API
- 系统调用接口 ：
c
int i2c_axi_write(uint8_t addr, uint8_t *buf, size_t len) { int fd = open("/dev/i2c-axi0", O_RDWR); ioctl(fd, I2C_SLAVE, addr); write(fd, buf, len); close(fd); return 0; }
- 性能测试脚本 ：
bash
#!/bin/bash for i in {1..1000}; do dd if=/dev/urandom bs=256 count=1 | i2c_axi_tool -d 0x50 -w done
4. 性能调优实测
4.1 传输模式对比
| 模式 | 吞吐量(Mbps) | CPU占用率 | 适用场景 |
|---|---|---|---|
| 轮询模式 | 12.4 | 98% | 低延迟小数据 |
| 中断模式 | 9.8 | 35% | 中等负载 |
| DMA模式 | 23.7 | 10% | 大数据块传输 |
4.2 AXI流控优化
- 突发传输配置 ：
verilog
// 设置INCR突发类型 assign AWID = 4'b0001; assign AWLEN = 8'h0F; // 16拍突发 assign AWBURST = 2'b01; // INCR
- 实测增益 ：突发长度16比单次传输效率提升320%