石材公司网站源码龙岗同乐社区做网站

功率管的设计目标是以足够的功率效率驱动和适应宽范围稳态负载电流。增加效率，意味着减小功率管的损耗，如果功率管使得VIN恰好高于VOUT， 特别是当提供峰值负载 Io,max 时:

所以要提升LDO效率，需要减小LDO的静态功耗IQ ，还有尽量减小LDO的漏失电压Vdropout。

常见的LDO功率管分为两类，分别是 N 型和 P型，应用在不同的场合。

N 型如上图(a)所示，VOUT输出是低阻抗，这意味着功率晶体管对负载快速变化。N 型晶体管的主要缺点是高压差特性(High Dropout Voltage, HDO)。更具体地来说，在MNO栅极不能高于Vin-Vsat，所以Vout 不能高于Vin-Vsat-Vth，所以MNO做功率管会有较大的漏失电压。可以把MNO栅极通过Pump的手法提升MN0的栅极电压，但手法比较复杂，不太好操作，且影响瞬态响应等指标。另外由于MNO做功率管，它的输出电阻为低阻抗，使得极点远离原点，容易做稳定，这是它的一个优点。

与 N 型器件相反，在 P 型配置中连接到 VOUT的电流源端是漏极，如上图(b)所示。这意味着，与它们的 N 型对应器不同，它们提供相对高的输出阻抗 Rds，使极点较低，LDO不容易做稳定。然而，与 P 型相关联的较低压降电压抵消了高阻抗的缺点，因为 VIN仅需要高于 VOUT 的一个Vsat，在最大输出负载电流下。因此 P 型开关管的压降电压在 0.2-0.4 V 的范围。

如果要效率高，可选择 P 型功率管，如考虑在输出最大负载电流 50 mA 时候，达到最小压降0.3 V，为了留有裕度，设计成 0.2V 的Vsat。利用公式可以计算得到LDO 功率管的尺寸为 120,000 μm/0.35μm。

在Layout中，需要考虑功率管流电流能力。采用非常宽的金属层来确保可以通过大电流，普通 CMOS 工艺金属层的最大电流密度通常为 1 μA/μm，因此在通过负载 50 mA 时候，至少需要 50 μm 的金属层。采用两层金属层，即金属层 M1 和金属层 M2 来控制电流方向和最小化路径上的寄生电阻。

在Layout中，尽量减小寄生电阻，减小压降。在低功率应用中，使 P+源极端子紧挨 N+阱接触区域减小串联电阻。在高功率 PMOS 阵列中在每个源端叉指旁边插入 N+阱接触区域需要相当大的硅面积，会要求前一级缓冲级负载更大电容。所以需要将阱接触集成到源端中。如上图所示，白色方块是镶嵌在源端的阱接触，这样在没有其他代价下，最大化的减小了寄生阻抗引入的压降。