个人网站建设图片素材关键词优化价格表

关于上拉电阻和下拉电阻的作用

原理
上拉电阻：在上拉电阻所连接的导线上，如果外部组件未启用，上拉电阻则“微弱地”将输入电压信号“拉高”。当外部组件未连接时，对输入端来说，外部“看上去”就是高阻抗的，通过上拉电阻可以将输入端口处的电压拉高到高电平。如果外部组件启用，它将取消上拉电阻所设置的高电平。通过这样上拉电阻可以使引脚即使在未连接外部组件的时候也能保持确定的逻辑电平。

下拉电阻：一个下拉电阻（Pull-down resistor）以类似的方式工作，不过是与地（GND）连接。它可以使逻辑信号保持在接近0伏特的状态，即使没有活动的设备连接在其所在的引脚上。

作用
原理说明比较晦涩难懂，总结作用就是两方面。

提高电路稳定性，避免引起误操作。
上拉电阻就是提高输出管脚的负载能力，否则有可能引脚输出高电平极不稳定或因为负载关系无法输出高电平，下拉电阻就是达到分流作用。
第一项作用针对与输入管脚，第二项作用针对于输出管脚。

通俗易懂谈上拉电阻与下拉电阻的作用-基础小知识（二）_上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流,下拉电阻是-CSDN博客

觉得画电路图比较简单方便的软件 亿图图示

高速逻辑电平LVDS,LVPECL,HCSL     LVCOMS是电压

高速逻辑电平（LVDS、LVPECL和CML）介绍 - 知乎

关于时钟缓冲器

聊聊时钟缓冲器（Buffer）的几种典型应用-电子工程专辑

为什么插入buffer能够增加驱动能力？_时钟buffer原理-CSDN博客

【技术】解析时钟Buffer芯片及关键参数