[SystemVerilog]例化

SystemVerilog 的例化方式和Verilog 类似

如果信号输入输出name一致

abc abc_inst(

.a(a)，

.b(b),

c(c)

);

使用SystemVerilog 

abc abc_inst(

.a,

.b,

.c

);

或者

abc abc_inst(

.*

);

在SystemVerilog中，可以简化例化方式。

可以使用通配符* 代表全部相同名称信号管脚。

SystemVerilog有很多方式与verilog不同，，很多方面能简化程序编写，，并且兼容verilog。。

推荐学习使用SystemVerilog