《晶体管电路设计》 第三章 增强输出的电路
一起阅读《晶体管电路设计》系列文章目录
第一章 概述
第二章 放大电路的工作（一）
第二章 放大电路的工作（二）
第三章 增强输出的电路
文章目录
- 一起阅读《晶体管电路设计》系列文章目录
- 前言
- 一、射极跟随器的波形
- 二、电路设计
- 三、射极跟随器的性能
- 总结
前言
第二章的共射放大电路输出阻抗高，容易受到负载电路的影响。实际的放大电路，必须对输出进行强化，降低输出阻抗。
引入射极跟随器。
一、射极跟随器的波形
1、电路图特点：
1)信号从发射极取出；
2)没有负载电阻RC。
2、波形特点：
输出波形和输入波形完全相同。
输出波形不受负载电阻的影响
交流来看，负载电阻和RE并联了。且发射极电位仅和基极电位有关。与RE无关。因此，射极跟随器的输出阻抗几乎为0.
二、电路设计
1、确定电源电压
需要5V的摆幅，那么直接6V就可以，因为没有RC，RE和射极电压无关，为了防止晶体管截止，电源电压>5+0.7V即可。
作者这里还是选了15V。
这里还提到，如果需要的输出电流比较大，那么IC的电流就会很大，这是CE之间的饱和电压可能就无法忽视了，需要加上。但是仅需要2.5mA的电流。所以这里不考虑。
2、选择晶体管
需要静态电流IE大于最大输出电流。
取IE = 10mA
此外，管子的VCEO和VCBO需要大于电源电压。
这里还是选了2SC2458.
3、晶体管集电极损耗的计算
先计算无信号时的晶体管损耗PC = VCE * IC
设VB = 7.5V，则VE = 6.9V， VCE = 8.1V
那么PC = 81mW << 200mV(2SC2458额定损耗)
但是，随着环境温度上升，容许集电极损耗的值，会不断减小。85℃就到了81mW、因此，该电路只能在85℃以下使用。
4、 RE= VE / IE = 580Ω
5、偏置电路的设计
VB = 7.5V IE = 10mA hFE = 200
则基极电流时0.05mA。偏置电路的电电流就需要是0.5mA以上。
这里R1 = R2 = 10kΩ
6、电容
隔直通交电容选10uf
输入高通：fc1 = 3.2Hz
输出高通：fc2 = 16Hz(输出负载1kΩ)
去耦电容选0.1uf和10uf。
三、射极跟随器的性能
1、输入输出阻抗
输入阻抗：R1//R2。
输出阻抗：0。
因此射极跟随器经常放在共射或者共基的后面，以降低输出阻抗。
2、输出负载加重的情况
输出阻抗小的时候，空载电流不够大，会出现波形被截取的现象。
3 、推挽型射极跟随器
一个NPN，一个PNP，互为负载电阻。
但是这样会在0V附近存在失真。这时，两个晶体管都没有工作。
改进后可以在输入端加两个二极管。
该电路总有一个晶体管处于截止状态。
4、振幅频率特性
增益为1 ，没有密勒效应。频率特性较好。
增益低，噪声也小。
总结
这里第三章就讲完了，这一章设计了一个简单的射极跟随器，并且对这个放大电路的特点进行了分析和实测。内容还是比较丰富的。引出了推挽电路。
虽然大家都是青年才俊，为了方便大家阅读，还是配了几个图。