数字输入缓冲器是如何影响低功耗电流的？
数字输入缓冲器对静态功耗电流的影响主要源于其在特定条件下会产生从电源（VDD）到地（GND）的直流电流路径。在理想情况下，CMOS数字电路在静态（输入稳定为逻辑高或低）时，应该几乎没有电流流动，静态功耗非常低（主要是亚阈值漏电）。然而，输入缓冲器由于其结构和工作方式，在以下非理想情况下会成为显著的静态功耗源：
以下是关键影响因素和机制：
-
输入电压处于逻辑阈值附近（或悬空）：
- 核心问题： CMOS输入缓冲器（通常由反相器或更复杂的门构成）在输入电压V_in接近其逻辑切换阈值V_th时，其内部的PMOS和NMOS晶体管会同时部分导通。
- 电流路径形成： 当PMOS和NMOS都部分导通时，就在电源VDD和地GND之间创建了一个低阻通路，导致直流电流（I_DC）持续从电源流向地。
- 常见场景：
- 输入引脚悬空： 这是最常见的原因。悬空的引脚电平不确定，容易受到噪声耦合或内部弱上拉/下拉的影响，最终漂移到阈值电压附近。
- 缓慢变化的输入信号： 当输入信号上升/下降时间过长（例如来自机械开关、长导线、高阻驱动源），信号会长时间停留在阈值电压区域。
-
输入缓冲器本身的亚阈值漏电：
- 即使输入稳定在有效的逻辑高或低电平（保证PMOS和NMOS中有一个完全关断），输入缓冲器内部的晶体管（特别是关断的那个）仍然存在固有的亚阈值漏电流。
- 这个漏电流I_leakage通常远小于上述的直流通路电流I_DC，但在深亚微米工艺下，随着晶体管尺寸缩小和阈值电压降低，亚阈值漏电显著增加，成为不可忽视的静态功耗来源。
- 输入缓冲器通常是芯片I/O接口上尺寸较大的晶体管（为了驱动片外负载和满足ESD要求），其漏电流相对内部逻辑门更大。
-
ESD保护二极管的漏电流：
- 所有输入/输出引脚都集成了ESD保护结构，通常包含连接到VDD和GND的二极管。
- 当输入电压V_in高于VDD或低于GND（即使只有几百毫伏）时，相应的ESD二极管会轻微正向偏置或处于高反向偏压，产生额外的反向漏电流。
- 这个漏电流也是静态功耗的一部分，特别是在输入电平接近或略微超出电源轨范围时。
-
温度影响：
- 温度： 高温会显著增加亚阈值漏电流I_leakage和ESD二极管的反向漏电流。温度升高是静态功耗增大的主要环境因素。
如何最小化输入缓冲器引起的静态功耗：
- 避免输入悬空！ 这是最根本、最重要的措施。
- 使用上拉/下拉电阻： 为所有未使用的输入引脚配置确定的状态（通过内部弱上拉/下拉电阻，或外部电阻连接到VDD或GND）。确保输入信号在静态时明确处于有效的逻辑高或低电平，远离切换阈值。
- 确保输入信号边沿陡峭： 驱动源应能提供足够的驱动能力，使输入信号的上升/下降时间尽可能短，减少停留在阈值区域的时间。
- 选择合适的输入缓冲器类型：
- 施密特触发器输入： 具有滞回特性，能容忍缓慢变化的输入信号和一定的噪声，只有当输入超过更高的上限阈值或更低的下限阈值时才切换，大大减少了输入在中间电平区域停留时产生的直流通路电流时间。是降低此类静态功耗的有效方法。
- 禁用未使用的缓冲器： 如果芯片支持，关闭未使用输入缓冲器的电源或将其置于高阻/关断模式。