当前位置：首页 > news >正文

Cadence操作说明

news 2025/7/15 7:52:01

一.allegro修改丝印字体大小的方法

1.选择Edit–>Change，右侧弹出Options选项，选择Class : New subclass = Ref Des : Silkscreen_Top，设置Text block，后面的数字代表字号的大小。

在这里插入图片描述
菜单菜单栏选择Setup–>Design Parameters，再选择Text

Text Blk：字体编号
Width：字体宽度
Height：字体高度
Photo Width：字体线宽

二.allegro 设计中显示网络飞线或关闭网络飞线的方法

1.allegro pcb设计中显示全部网络线，或都关闭全部网络
在这里插入图片描述
2.allegro pcb设计中显示某一部分部网，或者显示器件网络：在display >show rats> net显示网络线，单击选中的网络即可显示。在display >show rats >components 显示器个网络（就是某一个器件的所有网络线）

3.allegro pcb设计中关闭某一部分部网，或者关闭器件网络：在display >blank rats> net显示网络线，单击选中的网络即可隐藏。在display >blank rats >components 显示器个网络（就是某一个器件的所有网络线）
在这里插入图片描述

三.allegro对走好的线取消走线的方法

1.点击删除的图标，如图所示:
在这里插入图片描述 2.Find框中只选中Clines，双击需要取消的走线即可，若只需要取消一小段走线，则选中Find框中的Clines Segs即可，如图所示
删除一段

3.取消后的走线如图所示：

四.allegro设置网络飞线以及网络颜色的方法

1.对应网络线上所有的颜色全部修改，包含管脚，过孔，飞线，已经走好的线，
(1).选择Display—Assign Color后，在Options框中选择对应的颜色，在FInd框中只选择Nets。
在这里插入图片描述
(2).双击需要修改的网络即可。

2.若只修改对应网络上的某一个颜色，例如，只修改过孔或者管脚，则进入显示颜色列表中修改。
(1).选择Display—Color/Visibility后,进入Color Dialog对话框，选择Nets,选择对应需要修改的网络中的单元即可。
在这里插入图片描述

五.allegro中测量距离时，点击一个点后光标闪烁的问题。

1.Setup -> User Preferences… -> Categories -> Display -> Cursor中，取消勾选 infinite_cursor_bug_nt选项即可。
在这里插入图片描述
2.Allegro测量距离方法：
(1).首先打开测量工具，通过菜单Display —> Measuer ，或直接在命令栏输入 “show measure” 打开测量命令。
(2).当打开测量命令后，在FIND一栏选择需要测量的选项。此步骤非常重要，选择错误很可能导致测量错误。如下图所示：
在这里插入图片描述
(3).在PCB上分别单击需要测量的目标，Allegro 会自动弹出测量结果窗口,如图所示:

图中，
PIN @: 分别表示所测量的两个点的坐标。
Dist：两个点之间的距离
Dx：两个点之间的X方向的距离
Dy：两个点之间的Y方向的距离
Air Gap：空隙间距，即两个点之间除去测量目标所占区域外的距离,在本例中，代表减去两边焊盘之外的距离。

六.Allegro软件导入网表后，放置元器件的方法

1.很多刚开始接触这个Allegro软件的同学，就有这样的疑问，我的原理图的网表都已经导入到PCB中了，为什么PCB板上什么都没有呢？元器件、飞线等都没有。其实，只要是网表导入到PCB中，器件都是在后台显示，需要指定元器件封装库，然后手动放置出来，下面我们详细介绍一下操作的办法：

第一步，需要检查原理图的网表是否导入成功，执行菜单命令Display，在下拉菜单中选择Status，整个PCB文件的状态，如下图所示，进入到状态的界面，最上面一栏是Symbols and nets的选项，网表导入成功的情况下，这里是有数据的，没有导入成功的话，这里的数据全部是零。如下图所示，这个案例就表示了网表已经成功导入，一共有451个器件，现在这些器件全部在后台，并未放置到PCB中，我们要做的就是将这些器件放到PCB中，进行PCB设计；
在这里插入图片描述
第二步，查看了状态之后，需要指定封装库路径，才可以将PCB器件全部放置出来，执行菜单命令Setup-User preference，进行参数设置，如图所示，在弹出的界面中，在左侧选择Paths，下面选择到Library，进入到封装库指定，需要指定三个封装库路径：Devpath：指定封装的device文件；Padpath：指定封装的焊盘文件；Psmpath：指定封装的psm文件；
在这里插入图片描述
第三步，指定好封装库路径之后，进行器件的放置，点击Place-Quickplace，进行器件的快速放置，如下图所示；

第四步，在弹出的界面中，如下图所示，在Placement Fillter选项中选择Place all component放置所有的元器件，在Edge中可以选择放置的位置，在Board Layer可以选择放置的层，然后，点击OK，放置元器件；
在这里插入图片描述

七.Allegro 中设置高亮实心和颜色的方法

1.设置高亮颜色，执行Display-Color/Visibility-Display，Temporary highligh框下点击下面的颜色框选择对应的颜色。
在这里插入图片描述
2.设置高亮部分实心显示，执行Setup-User Preferences-Display-Highligh,勾选display_nohilitefont即可

八.Allegro 中PCB显示静态铜皮的方法

1.执行Setup-User Preferences-Display-Opengl，勾选static_shapes_fill_solid即可。
在这里插入图片描述

九.Allegro 中设置DRC错误颜色标示的方法

1.DRC错误示例，Allegro中DRC错误默认红色显示。
在这里插入图片描述
2.执行Display-Color/Visibility-Stack-Up,修改Drc对应栏的颜色即可。

十.Allegro 中位号重新排序及回标到 CIS 中的方法

1.执行Logic-Auto Rename Refdes，Rename如图所示
在这里插入图片描述
2.在上一步中，会产生一个 rename.log 的文件，用记事本打开，可以看到相应的更改信息都在里面，如图所示，在这个.log 文档中，对我们下一步有用的就是 OLD和 NEW 这种格式的数据，其余的都可以删除了，提取有用的数据。
在这里插入图片描述
3.Orcad 对读入的反标数据格式是有要求的：文件后缀为.swp，如图所示:

4.把在生成的Rename.log文件提取的数据，进行修改,然后再添加文件头和文件尾，并保存为.swp，如下图:

5.在Orcad中回注，执行Tools-Back Annotate，如图所示:
在这里插入图片描述

十一.Allegro Shape菜单详解

1.全局动态形状参数界面，Global Dynamic Shape Parameters界面
在这里插入图片描述
(1).Shape fill界面相关信息
Dynamic fill:
Smooth:平滑的，呈现最真实的填满效果。
Rough:粗制的，呈现接近真实的填满效果。
Disabled:不呈现填满效果。

Xhatch style 网格状的填满方式

(2).Void controls界面相关信息
在这里插入图片描述
Artwork format: 底片的输出格式

Minimum aperture for gap width: 当系统扫描到shape的宽度小于此设定值时，会自动删除不满足设定的shape。
Suppress shapes less than:当shape单边的长度小于此设定值时，系统会自动删除此shape。

Create pin voids：建立pin被隔离的方式
Individually：建立各自独立的pin隔离区域
In-line：建立相连在一起的pin隔离区域

Acute angle trim control：修正锐角
Round：将锐角修正成圆弧角
Chamfered：将锐角修正成平角
Full Round：将锐角修正成全圆弧角

Snap voids hatch grid：调整隔离区域的外形以符合网格的格点若勾选，隔离区域的边缘均在格点上若取消勾选，隔离区域只达到设定值

Fill Xhatch cells：填充Xhatch单元

(3).Clearances界面信息
在这里插入图片描述
Thru pin：设定shape与through pin之间的安全间距
Oversize value：如果设定，Allegro系统会将DRC的值与Oversize设定值之和作为安全间距
Smd pin：设定shape与Smd pin之间的安全间距
Via：设定shape与Via之间的安全间距
Line/cline：设定shape与Line/cline之间的间距
Text：设定shape与文字之间的间距
Shape/rect：设定shape与其他shape之间的安全间距

(4).Thermal relief connects界面信息
在这里插入图片描述
Thu pins：通孔管脚
Smd pins：表贴管脚
Vias：过孔

Thermal connect的几种形式：
Orthogonal：十字型
Diagonal：X字型
Fullcontact：该物件完全导通，没有被隔离，也没有加上thermal relief
8 way connect：Thermal relief 为米字型
None：该物件有被隔离，但没有加上thermal relief

Minimum connects：设定thermal relief至少要有的连接线段个数
Maximum connects：设定thermal relief最多要有的连接线段个数

Use fixed thermal width：表示系统会采用固定线宽的thermal relief连接线段
Use thermal width oversize：表示系统会采用Physical Rule Set内的Minline width的线宽设定值

十二.Allegro 中将线段(Lines)合成封闭图形(Shapes)的方法

1.执行Shape-Compose Shape，在这里我们以板框为例，Active class 项选择Board Geometry,Add shape to subclass项选择Outline
在这里插入图片描述
2.Find中只勾选Lines项，如图所示

3.选择线段时不要把整个outline框起来，用Temp group一段一段的选择，选完后complete

4.将线段合成Shape之后，可看到原有的线段内会有一条细线，即为Shape,将原有的线段删除掉，仅仅留下Shape即可。
在这里插入图片描述

十三.Allegro 中利用Z-Copy命令绘制Route_Keepin/Route_Keepout等层的方法

1.若图形是闭合的，则可以直接用Z-Copy命令绘制，若图形不是闭合的，需要先利用Shape-Compose Shape命令将线段合成为一个完整闭合的Shape.
在这里插入图片描述
2.执行Edit–>Z_copy命令，在Options中设置Class为RouteKeepin，Subclass为All，size中勾选contract，Offset中填入0.2，这里的单位和软件设置的单位保持一致，此处为毫米。RouteKeep in代表指定的区域内部是有效，外部是无效，RouteKeep in代表指定的区域内内部是无效的，外部是有效的。
在这里插入图片描述
3.设置好后，单击对应Shape图形边缘即可内缩或者扩展，如图所示

十四.OrCAD导出网表到Allegro PCB中

1.首先打开已经编译通过的原理图，选中工程文件，后缀为.dsn文件
在这里插入图片描述
2.执行Tools>>Create Netlist指令或者直接点击工具栏中Create netlist图标，如图所示

3.弹出窗口后，请点击到PCB Editor，点击选择保存网表的路径，选好路径后点击OK，然后点击确定后会提示是否导出网表，点击确定即可，如果导出出错，请确认原理图编译通过，所有器件都已经选好封装等等
在这里插入图片描述
4.打开Allegro，新建一个PCB，并指定好PCB文件的保存路径，之后点击OK

5.点击File>Import>Logic，弹出以下窗口，勾选以下选项。

6.选择网表的路径，点击OK。

7.网表的路径选好后，点击Import Cadence导入网表，到此网表导入完成。
在这里插入图片描述

十五.Allegro 中层叠结构菜单说明

1.执行Setup-Cross-section命令，如图所示
在这里插入图片描述
**Subclass Name：**是该层的名称，可以按照自己的需要来填写。
**Type ：**选择该层的类型，有三种：
（·**CONDUCTOR：**走线层；·**PLANE：**平面层，如GND平面；·**DIELECTRIC：**介电层，即隔离层。)
Material ：设置的是该层的材料，一般根据实际PCB板厂提供的资料来设置。
(·COPPER:铜皮； ·FR - 4:玻璃纤维)
**Thickness ：**设置的是该层的厚度，如果是走线层和平面层则是铜皮的厚度。
**Conductivtl：**设置的是铜皮的电阻率。
Dielectric Constant：设置介电层的介电常，与Thickness列的参数一起都是计算阻抗的必要参数。
**Loss Tangent：**设置介电层的正切损耗。
**Negtive Artwork：**设置的是该层是否以负片形式输出底片，(若勾上，则设置为负片；反之，为正片。