嵌入式硬件设计全解析：从架构到实战
一、嵌入式硬件设计核心架构与系统组成
1. 处理器选型与架构设计
（1）处理器类型与应用场景
| 处理器类型 | 代表架构 / 型号 | 典型应用场景 | 核心优势 |
| 微控制器（MCU） | ARM Cortex-M3/M4、STM32F 系列 | 低功耗控制、小型设备 | 集成外设、低功耗、低成本 |
| 微处理器（MPU） | ARM Cortex-A7/A53、RK3568 | 智能终端、工业平板 | 高性能、支持操作系统 |
| 数字信号处理器（DSP） | TMS320C6000、ADI SHARC | 音频处理、图像处理 | 定点 / 浮点运算优化 |
| 专用处理器 | RISC-V（玄铁 C910）、NPU | 物联网、AI 边缘计算 | 开源架构、可定制化 |
（2）总线架构设计
- 并行总线：如 ARM 的 AXI 总线（支持高带宽数据传输，用于 MPU+FPGA 异构计算）
- 串行总线：I²C（低速设备，传感器组网）、SPI（高速外设，Flash 存储）、CAN（工业控制，抗干扰）
- 混合架构：MCU 内部采用 AHB（高速总线）+APB（低速总线）分层设计（如 STM32F7 的双总线矩阵）
2. 存储系统设计
（1）存储器选型策略
- 程序存储：Nor Flash（支持 XIP，启动速度快，如 W25Q128） vs Nand Flash（容量大，需 ECC 校验，如 K9F4G08）
- 数据存储：SRAM（高速，掉电丢失，片内集成为主） vs DDR3/DDR4（大容量，外部扩展，用于 MPU 系统）
- 非易失存储：EEPROM（小容量，频繁擦写，如 24C02） vs 铁电存储器 FRAM（低功耗，无限擦写次数）
（2）存储接口设计要点
- Flash 时序匹配：需严格满足厂商数据手册的 CE、WE、OE 信号时序要求（如 STM32 的 FMC 接口驱动 Nand Flash）
- DDR 布线规则：地址 / 控制信号等长处理（误差 < 50mil），差分时钟对阻抗控制（100Ω±10%）