【1.10】基于FPGA的costas环开发4——鉴相器模块开发

目录

1.理论回顾

2.基于FPGA的鉴相器模块实现

3.鉴相器的仿真测试

---

       本文介绍了基于FPGA的鉴相器模块实现与仿真测试。鉴相器在锁相环中的核心作用，即检测输入信号与VCO输出信号的相位差并将其转换为电压信号。使用Verilog语言实现的鉴相器模块设计，包括位宽截取处理等关键实现细节。随后展示了testbench测试文件及仿真结果，验证了鉴相器能够准确捕捉相位差异（误差小于5度时，输出近似于相位误差值），为锁相环闭环控制提供了有效误差源。

1.理论回顾

根据本章节第二小节的学习成果可知：

https://blog.csdn.net/hlayumi1234567/article/details/154012294

其在接收端的处理过程如下：